Tessent UltraSight-V

Paljud arendusmeeskonnad ja kliendid ootavad protsessori jälgimist SoC-i minimaalse funktsioonina, et nende tarkvaraarendajad saaksid jäädvustada täidetud juhiste kirje, mida saab kasutada nende programmi täpse täitmisjärjestuse rekonstrueerimiseks. 2018. aastal lõi RISC-V kogukond Efficient Trace (E-Trace) spetsifikatsiooni, mis tagaks ühilduvuse kogu RISC-V ökosüsteemis, mis sisaldas tõhusat kodeerimisskeemi, mis sobib 21. sajandi protsessoritele. Tõhus kodeerimisskeem võimaldab arendajatel jälgida suures koguses andmeid pikema aja jooksul, võimaldades arendajatel mõista programmi käitumist isegi kõige keerukamates mitmetuumalistes süsteemides. Tessent Embedded Analytics pakub valdkonna juhtivat RISC-V E-Trace lahendust.

Siemensi osalemine RISC-V-s ulatub 2016. aastasse ja RISC-V sihtasutuse (praegu RISC-V International) esimestest päevadest; me osalesime esialgu kui UltraSOC, nüüd Siemens EDA. UltraSOC ja Siemens andsid aktiivse ja ulatusliku panuse RISC-V ecosystem arendamisse, sealhulgas olulise tehnilise panuse RISC-V Efficient Trace (E-TRACE) standardisse. Meie kaasamine jätkub täna RISC-V silumisjälgimise ja jõudluse jälgimise SIG-i kaudu.

RISC-V oli algselt loodud arvutiarhitektuuri uurimistöö ja hariduse toetamiseks. Juhendamiskomplekt alustati 2010. aasta mais California ülikoolis Berkeley's avatud lähtekoodiga vormingus.

Avatud lähtekoodiga olemuse tõttu, arendajad said protsessori arhitektuuri juurde pääseda ja seda muuta ilma litsentsitasude või piiranguteta. Ettevõtted kasutasid võimalust uuendusi spetsiaalsete riistvarakomponentidega tekkivate rakenduste jaoks ajal, mil nõudlus kasvas hüppeliselt, kõrval ohutusprobleemide ja energiahalduse kõrval. RISC-V-põhiste SoC-de võime käsitleda andmeid ja arvutusi suuremahuliselt on olnud eriti atraktiivne ettevõtetele, kes töötavad tehisintellekti, andmesalvestuse, 5G, autotööstuse ja turvalisuse valdkonnas. Teised ettevõtted vaatavad RISC-V-d kui lahendust odavate sisseehitatud süsteemide jaoks, nagu servad IoT seadmed, andurid ja ajamid.

RISC-V juhiste komplekti arhitektuuri (ISA) modulaarne olemus võimaldab kiibidisaineritel kohandada oma seadmeid erinevatele turgudele ja rakendustele, valides juhiste rühmad (ISA laiendused). Üks ISA laiendusrühmadest võimaldab SoC disaineritel ja nende klientidel lisada oma kohandatud juhised rakenduse kiirendamiseks, tavaliselt kriitiliste toimingute või kooditiheduse kiirendamiseks. RISC-V kohandatud juhised pakuvad paljude väga konkurentsivõimeliste turgude ettevõtetele täiendavat leiutamist ja eristamist. See paindlikkus tekitab mõningaid kontrollimis- ja valideerimisväljakutseid tagamaks, et kohandamine mitte ainult ei tööta, vaid ei riku ka midagi muud.

Efficient RISC-V Trace spetsifikatsioon sisaldab järgmisi kohustuslikke funktsioone:

• Juhendamise jälg
• Harti ja kodeerija liides
• Delta aadressi jälgimise režiim
• Tõhus pakettivorming

Valikulised funktsioonid (ISA laiendused) hõlmavad järgmist:

• Mitme juhendamise pensionile jäämine
• Andmete jälgimine
• Kaudne erandirežiim
• Järjestikune põrandatav hüpperežiim
• Kaudne tagastusrežiim
• Filiaalide ennustamise režiim
• Hüppa sihtmärgi vahemälu režiim
• Täieliku aadressi režiim
• Märgipõhine tihendamine
• XOR andmete jälgimise tihendamine
• Andmete jälgimise diferentsiaalne tihendamine
• Filtreerimine
• Ajatemplid

Siemens EDA Tessent Enhanced Trace Encoder sisaldab kõiki kohustuslikke ja valikulisi funktsioone. See sisaldab ka:

• Tsükli täpne jälg