EDA platvorm IC kontrollimiseks ja DFM-i optimeerimiseks

Projekteerimisreeglite kontrollide arv pole mitte ainult kasvanud, vaid ka kontrollitüübid ja toimingud on drastiliselt kasvanud, soodustades vajadust üha kiirema arvutamise järele, säilitades samal ajal täpsuse ja täpsuse.

Tihedad ja hierarhilised paigutused, suurenev vooluahela keerukus ja keerulised valureeglid tähendavad LV-de ja parasiitide käitamist ja silumist vooluahela prognoositavuse tagamiseks võib olla aeganõudev ja ressursimahukas ettevõtmine.

Suurenev disaini keerukus ja suurem keskendumine usaldusväärsusele kiibi disaini kõigil tasanditel, alates IP-st kuni täiskiibini, muudab IC töökindluse probleemide täpse ja täieliku kontrollimise hädavajalikuks, kuid keeruliseks.

DFM-i optimeerimine aitab disaineritel tasakaalustada jõudu, jõudlust ja ala valmistatavusega, kuid mitme optimeerimisstrateegia järjepidev rakendamine on sageli keeruline ja nõudlik ülesanne.

Disainerid peavad kogu projekteerimisvoo vältel haldama ja navigeerima mitme disaini- ja kontrollivahendi vahel. Käsitsi kutsed, kohandatud liidese kood ja järjepideva esitluse puudumine vähendavad tootlikkust ja ühtsust.