Skip to main content
Seda lehte kuvatakse automaatse tõlke abil. Vaata hoopis inglise keeles?
Tugev Siemensi sügavsinine taustvärv.
Gencellicon

Piirangute koostaja

Genereerige ajastuspiirangud RTL-ist või Netlistist. Ekstraheerige, visualiseerige ja analüüsige disaini kellade struktuuri ja levikut erinevate režiimide jaoks mis tahes hierarhia kihi jaoks. Piirangute ehitaja genereerib igat tüüpi piiranguid mis tahes režiimi jaoks erinevate järgnevate SOC-projekteerimisprotsesside jaoks.

Täiustatud ajastuspiirangute võimalused Excelliconiga

Omandamine võimaldab SoC disaineritel kiirendada disaini sulgemist ja parandada juhtimisega piirangute õigsust.

Miks piirangute ehitaja?

Piirangute koostaja on ametlik piirangute koostaja tööriist, mis genereerib automaatselt SDC mis tahes režiimi ja hierarhia taseme jaoks, lühendades ajastuse sulgemise tsüklit. Piirangute koostaja koostab automaatselt, levitab hierarhiliselt ja haldab allkirjastamise kvaliteedi korrektselt ehitusaegseid ajastuspiiranguid erinevate rakenduste jaoks.

Korduma kippuvad küsimused

Piirangute genereerimise protsess algab avastamisest, kus tööriist algab lõpppunktidest, tuvastab kellad ja režiimid disainikihtide tagurpidi levimise kaudu, võimaldades disaineritel visualiseerida kellade struktuuri ja määrata disaini režiimid.