Kella analüsaator on kellaloogika visualiseerimise, analüüsi ja kontrollimise tööriist. Kasutatakse CTS-eelses kellaanalüüsis ja CTS-järgses kellapuu kontrollimisel, aitab see disaineritel mõista kella levikut ja topoloogiat ning ühendada punkte, et siluda kellapuu probleeme, viltu rühmi ja mis tahes režiimide konflikte.
Kellanalüsaator genereerib üksikasjaliku visuaalse skeemi kellaarhitektuurist, kellaloogiast, kella topoloogiast ja lainekujudest, aidates mõista kella levikut SOC kaudu ja võimaldades lihtsustada kellade skeemi hõlpsasti loetavuse tagamiseks. Disainerid saavad uurida kellade interaktsioonide, kellapuu erandite, viljurühmade, režiimide konfliktide või muu sellise teabe määramisel kella loogikat.
Kellanalüsaator aitab RTL-il ja rakendusinseneridel kella kujundusega minimeerida silumisaega kellavõrgu topoloogia mõistmisel. Rakendusinsenerid saavad CTS-i iteratsioonide kõrvaldamiseks määratleda CTS-i ajastuspiirangud.
Pakub võimalusi CTS-i rakendamise kontrollimiseks võimsusvaldkondades, tasakaalustamisprobleemid, DRC-d, kellapuu erandeid, režiimide konflikte ja CTS-iga seotud SDC-de valideerimist.
Kellavõrgu harude analüüsimisel suudab Clock Analyzer määrata ja optimeerida kellavõrgu sõltumatute harude viltu rühmitamist, et vähendada nii kellavõrgu pindala, võimsust kui ka ummikuid.