Skip to main content
Seda lehte kuvatakse automaatse tõlke abil. Vaata hoopis inglise keeles?

FPGA disain

Kas teie FPGA disainivoog on valmis uueks disainiklassi jaoks, mis on suunatud uusimatele keerukatele FPGA-dele? Kas olete hädas punkttööriistadega, mis ei tööta koos? Kas suudate soovitud eelarves täita oma QoR-i eesmärgid? Kas teie PCB ja FPGA meeskonnad saavad teha koostööd üldiste süsteemipiirangute saavutamiseks?

Siemens EDA täielik FPGA disainivoog

Siemens EDA FPGA disainilahendused pakuvad integreeritud FPGA disaini sisestamist, sünteesi, kontrollimist, samaväärsuse kontrolli ja PCB kujundusplatvormi, mis kiirendab FPGA kujundusi loomisest tahvlini, vastates disaini QoR-i eesmärkidele ja süsteemipiirangute nõuetele.

Vooskeem, mis illustreerib Siemens FPGA disainivoo protsessi.
Trendid ja tehnoloogia

Uus FPGA disainilahenduste ja metoodikate klass

FPGA-sid kasutatakse üha enam kiiresti arenevates turusegmentides (nagu 5G, ML ja AI) ning ohutuskriitilistes/kõrge töökindlusega disainilahendustes. See disainilahenduste klass nõuab uuemate metoodikate, näiteks HLS või SEE leevendamise kasutamist. Lisaks tekitab see väljakutseid nende suurte disainilahenduste silumiseks ja kontrollimiseks.

Turvaline ja usaldusväärne FPGA disain

Ohutuskriitiliste disainilahenduste jaoks pakub Precision Hi-Rel tõrkekindlaid mehhanisme (tuvastamine, maskeerimine, leevendamine), et vähendada kiirguse, vibratsiooni või muude keskkonnatingimuste tõttu pehmete vigade esinemise ja leviku tõenäosust.

Kiirendage C ++/SystemC disaini FPGA-del

Tihe integreerimine ja parem aritmeetiline operaatori hindamine Catapult ja Precision FPGA Synthesis tööriista vahel on kriitilise tähtsusega optimaalse QoR ja kiirema aja saavutamiseks C++/SystemC disainilahenduste sulgemiseks.

Kas värava taseme simulatsioon on liiga aeglane?

Integratsioon FormalPro ja Precision FPGA Synthesis tööriista vahel tagab sünteesitud väravataseme võrgu nimekirja suurusjärku kiirema kontrollimise keerukate DSP ja RAM-idega kuldsete RTL-disainilahenduste suhtes.