Katapult kõrgetasemelised sünteesi- ja kontrollisündmused

Liituge meiega meie Põhja-Ameerika üritusel, mis on pühendunud keskkond ideede, teabe ja parimate tavade vahetamiseks, mis võimaldavad teil oma rollis juhtida ja oma klientidega edu saavutada.

Liituge meiega Münchenis, kus vastastikuseid tehnilisi seansse jagatakse paljudel teemadel, et saaksite uurida uusi kontseptsioone või sukelduda sügavale oma põhilisse teadmisvaldkonda.

Avastage, kuidas elektroonika disainerid saavad HLS-i kasutada kohandatud kiirendite juurutamiseks. Kohandades kiirendit konkreetsetele järeldustele, võib see ületada varasemaid GPU-/TPU-sid, pakkudes väiksemat energiatarbimist.

Selles vestluses kirjeldatakse, kuidas kasutada kõrgetasemelist sünteesi (HLS) kohandatud tehisintellekti kiirendajate väljatöötamiseks, mis on suunatud ASIC või FPGA tehnoloogiale. Siit saate teada, kuidas saate oma servasüsteemides tehisintellekti järeldusi praktiliselt juurutada.

Sisseehitatud süsteemid nõuavad rohkem arvutusvõimsust, kui protsessorid suudavad pakkuda. Riistvara kiirendid pakuvad lahendust. See seanss uurib HLS-i, muutes C ++ ASICs/FPGA-de jaoks RTL-iks koos reaalsete näidetega ML-is ja pilditöötluses.

See töötuba käsitleb kõrgetasemelist sünteesi ja selle eeliseid riistvarakiirendite kiireks ja täpseks tootmisel. Käsitleme Wakewordi algoritmi samm-sammult kujundamist ja kontrollimist HLS-i abil.

Tutvuge SoftMaxi arhitektuuri ja mikroarhitektuuri, et tasakaalustada jõudlust, ala ja ressursse servade järeldamiseks. Avastage paindlikud FPGA disaini töövood, et pidada sammu arenevate algoritmidega.

See praktiline seanss tutvustab teile kõrgetasemelist sünteesi, tehnoloogiat, mis muudab C ++ funktsiooni riistvara juurutamiseks. Loote RISC-V kaasprotsessori ja integreerite selle Rocket Core'i kujundusse.

Avastage kõrgetasemelise sünteesi ja selle eelised riistvarakiirendite kiire ja täpse tootmise korral. Käsitleme Wake Wordi algoritmi samm-sammult kujundamist ja kontrollimist HLS-i abil.

Liituge meiega, et uurida EDA AI võimalusi ja näha, mida tulevik toob. Arutame suurt visiooni sihipäraselt loodud tsentraliseeritud EDA AI platvormi olemasolust.

See töötuba käsitleb kõrgetasemelist sünteesi ja selle eeliseid riistvarakiirendite kiireks ja täpseks tootmisel. Käsitleme Wakewordi algoritmi samm-sammult kujundamist ja kontrollimist HLS-i abil.

Hankige väärtuslikku ülevaadet ML-i riistvarasse juurutamise väljakutsetest ja lahendustest. Mõistke, kuidas HLS ja hls4ml sujuvamaks muudavad närvivõrgupõhiste riistvarakiirendajate väljatöötamist ja on tööstuse tuleviku jaoks ülioluline.

User2User on teie võimalus õppida, kasvada ja suhelda teiste tehniliste ekspertidega, kes kujundavad tipptasemel tooteid, kasutades Siemens EDA tööriistu.

Siit saate teada, kuidas kasutada HLS-i C ++ teisendamiseks RTL-iks ASIC/FPGA jaoks, lubades kohandatud kiirendeid. Sessioon hõlmab HLS-i parimaid tavasid ja reaalseid näiteid manustatud süsteemide ML- ja pilditöötluses.

Avastage kõrgetasemelise sünteesi kiireks ja täpseks riistvarakiirendi loomiseks Käsitleme RTL-i kujundamist ja kontrollimist Wakewordi algoritmiga ning tutvustame Catapult AI NN-i, laiendades HLS-i Pythonile AI HW kiiremaks arendamiseks.

Liituge meiega DVCon US-s: osalege meie lühikestel töötubades, lõunasöögil, paberitel ja plakatiseanssides. Külastage meid kabiinis 301, et teada saada, kuidas Siemens aitab teil kiiremini targemat tulevikku kujundada.

Külastage Siemens EDA, et keskenduda keelte, tööriistade, metoodikate ja standardite praktilistele rakendustele elektrooniliste süsteemide ja integraallülituste kavandamisel ja kontrollimisel, et parandada oma vooge.

Külastage Siemens EDA, et keskenduda keelte, tööriistade, metoodikate ja standardite praktilistele rakendustele elektrooniliste süsteemide ja integraallülituste kavandamisel ja kontrollimisel, et parandada oma vooge.

Tulge vaatama Ankur Gupta põhisõne: Kuidas tehisintellekt määratleb Edge'i pooljuhtide disaini uuesti
Teisipäev, 10. september kell 11:15

Külastage Siemens EDA, et keskenduda keelte, tööriistade, metoodikate ja standardite praktilistele rakendustele elektrooniliste süsteemide ja integraallülituste kavandamisel ja kontrollimisel, et parandada oma vooge.

Külastage Siemens EDA, et keskenduda keelte, tööriistade, metoodikate ja standardite praktilistele rakendustele elektrooniliste süsteemide ja integraallülituste kavandamisel ja kontrollimisel, et parandada oma vooge.

See jutt näitab, kuidas HLS-i saab kasutada AI-kiirendi jaoks mitme RTL-i rakenduse kiireks loomiseks ja hindamiseks ühe algoritmilise kirjelduse põhjal.

Külastage Siemensi elektroonilise disaini automatiseerimise (EDA) eksperte DAC 2024, 23.-27. juunil 2024 San Franciscos, Californias.

Nõudlus arvutusenergia järele sisseehitatud süsteemides kasvab pidevalt. Funktsioonide teisaldamine HW kiirenditele on ülioluline. HLS automatiseerib, muutes C ++ funktsioonid ASIC-de või FPGA-de HW kirjeldusteks, suurendades IP ja ML efektiivsust.

Osalege meie informatiivsetel õpetustel, lõunasöögil, töötubades, paberides ja plakatiseanssides ning külastage meie näituseboksi, et teada saada, kuidas Siemens aitab teil kiiremini targemat tulevikku kujundada.

Näitame, kuidas HLS-i saab kasutada konkreetsete funktsioonide migreerimiseks 5G L1 virnast SW-st HW-sse. HLS võib võimaldada praktilisi 5G juurutusi, mis muidu ei pruugi olla võimalikud.

Selles praktilises klassis lasevad osalejatel välja töötada HLS-i abil järelduskiirendi. Osalejad saavad arusaama, kuidas luua eritellimusel järelduste kiirendit ja sellest sisseehitatud süsteemile tuua eeliseid.

Avastage AIHW Tessent Embedded Analytics Analyticsi meeskonna enneolematut nähtavust ja teadmisi AI SoC keeruka funktsionaalse käitumise kohta ning saate teada, kuidas kasutada RISC-V arhitektuuri võimsust ASIC- ja FPGA-põhiste disainilahenduste jaoks.

Catapult ja PowerPro oli sel aastal DAC-is üsna palju seansse, kus osalesid NVIDIA ja teine Telechipsi seanss. Meie kabiinisiseste esitluste vaatamiseks kasutage allolevaid tellitavaid linke.

C.E.A. esitab metoodikat, mis ühendab avatud lähtekoodiga DL-raamistikku N2D2 ja Catapult HLS, et aidata vähendada riistvara kiirendajate projekteerimisprotsessi, võimaldades sammu pidada uute tehisintellekti algoritmidega.

Telechips kujundas AXI4 master IP, mis vastab AXI4 täielikele spetsifikatsioonidele, kasutades C ++ HLS-i, pakkudes tarkvaralaadset juurdepääsu DMA-plokkidele, saavutades samal ajal suure läbilaskevõime, kasutades mitut silmapaistvat ja kiirust.

Kõrgtasemel süntees oli U2U-s Põhja-Ameerikas ja Euroopas üsna kuum teema. Vaadake kõiki meie 2023. aasta U2U seansse.

Lisateave veebiseminari kohta „HLS-i kasutavate andmevoolu CNN kiirendite väikese võimsusega ja funktsionaalse ohutuse arhitektuurilised täiustused”.

Siit saate teada, kuidas C ++ ja SystemC/matchlib HLS on midagi enamat kui lihtsalt SystemC teisendamine RTL-iks. Hõlmame keelevalikut, arhitektuuri uurimist, võimsuse hindamist ja optimeerimist, mis kõik toimivad konkurentsivõimelise RTL-i kiireks ja odavaks pakkumiseks.

Disainivoog, sealhulgas HW/SW kaasdisain ja HLS, mis võimaldab arendajatel migreerida arvutusintensiivseid funktsioone sisseehitatud protsessoril töötavast SW-lt HW-põhisele kiirendile lõdvalt ühendatud siinipõhise perifeerse seadmena.

Siit saate teada, kuidas saate kasutada kõrgetasemelist sünteesi, et minna Pythonilt sünteesitavale RTL-ile, et juurutada kohandatud tehisintellekti kiirendit kiiremini ja lihtsamalt, kui arvasite võimalikuks.

Cornell tutvustab HisParse: kiirendi hõreda maatriksi tihedvektori korrutamisel. Kasutades nii HLS-i rakendamist kui ka simulatsiooni, pakuvad nende hõredad kiirendid paljutõotavat kiirendamist koos suurema ribalaiuse ja energiatõhususega.

FNAL demonstreerib, et kaduga andmete tihendamiseks saab kiirgustaluvas ASIC-s rakendada NN-i autokodeerija mudelit. See leevendab andmeedastuse probleemi, säilitades samal ajal detektori energiaprofiili kriitilise teabe.

5G standardid avavad riistvaraarenduse maailma kõigile, kes suudavad ehitada parimaid ja kulutõhusaid tooteid. Catapult, Questa ja Veloce võimaldavad integreeritud, usaldusväärseid disaini- ja kontrollilahendusi 5G süsteemi kujundamiseks.

、、～”、、。

Sellel veebiseminaril jagame seda uut andmepõhise riistvarakujunduse mudelit, mis toodab dramaatiliselt paremat riistvara ja tarkvara - mis on kindlalt optimeeritud konkreetsete rakenduste jaoks.

See õpetus demonstreerib HLS-i algoritmi teisendamist näitealgoritmil täielikust tarkvara juurutamisest suure jõudlusega ja tõhusaks rakendamiseks koos riistvara- ja tarkvaraelementide seguga.

Ülevaade sellest, mis on HLS ja kuidas seda saab kasutada rakenduspetsiifiliste kiirendite loomiseks. See näitab, kuidas neid kiirendeid saab integreerida protsessoripõhisesse süsteemi riistvara ja tarkvara vaatenurgast.

HLS muudab tõelise HW/SW kaasdisaini võimalikuks, võimaldades täpse partitsiooni

SW ja HW kiirendi funktsioonide uurimine ja vahetamine

optimeerida siiniliiklust, mälu kasutamist ja protsessori koormust.

Selles vestluses uuritakse, kuidas HLS-i saab kasutada andmete edastamiseks, mis on vajalikud kriitiliste disaini kompromissiotsuste tegemiseks, ja käsitletakse, kuidas HLS saab võimaldada süsteemi kontrollimist MBSE voos, ja kuidas HLS saab leevendada tarneahela riske.

Et mõista, milline Catapult HLS-voog sobib paremini meie vajadustele JPL-NASA-s, rakendasime Harrise Corner Detectori pilditöötluse tuuma nii ajastamata C ++ kui ka ajastatud SystemC-s. Esitatakse igast voolust saadud õppetunnid.

See õpetus läheneb disaini kvaliteedi küsimusele ainulaadsest vaatenurgast.

Selles töötoas näidatakse disaini näidet, mis töötab erinevatel abstraktsioonitasanditel, uurides erinevaid kontrollieesmärke, mida saab projekteerimisprotsessi igas etapis saavutada.

Harvard heidab valgust nende agilisele algoritmi-riistvara kaasdisaini ja kaaskontrollimise metoodikale, mida powered by kõrgetasemeline süntees, mis võimaldas neil vähendada esiosa VLSI disainijõupingutusi suurusjärkude võrra.

See seanss näitab, kuidas luua HLS-i abil erinevat tüüpi kiirendeid ja kuidas integreerida need RISC-V protsessorite kujundusse. Näitena kasutatakse tehisintellekti järeldamise algoritmi ja krüptimisalgoritmi.

Algoritmi juurutamine riistvarasse nõuab algoritmi ja selle andmesõltuvuste mõistmist. Kirjeldame automatiseeritud viisi nende teadmiste saamiseks C ++ kirjeldusest koos automaatse tee RTL-i kaudu HLS-i kaudu.

Algoritmi juurutamine riistvarasse nõuab algoritmi ja selle andmesõltuvuste mõistmist. Kirjeldame automatiseeritud viisi nende teadmiste saamiseks C ++ kirjeldusest koos automaatse tee RTL-i kaudu HLS-i kaudu.

See veebiseminar näitab, kuidas saab abstraktsiooni kõrgemal tasemel kiiremini saavutada igakülgset kontrollimist, kuid siiski rakendada teadaolevaid ja usaldusväärseid RTL-i kontrollimeetodeid.

Ettekanne annab kõrgetasemelise tehnilise ülevaate Catapult HLS platvormist, mida saate oma tulevastes projektides kasutada oma arendusprotsessi kiirendamiseks.

Selles ümarlauas arutame mõningaid huvitavaid HW/SW kaasdisaini lähenemisviise ning nende lähenemisviiside plusse ja miinuseid. Võõrustavad Anoop Saha ja Russell Klein Siemensist ning sellega liitub Thierry Tambe Harvardi ülikoolist.

See kõne keskendub ränidele serva jaoks ja disainivalikutele, mis aitavad juurutada võimsaid masinõppe algoritme pisikesele odavale energiatõhusale riistvarale.

Tehisintellekt on valmis sisseehitatud süsteemides üldlevinud muutuma. Siit saate teada, kuidas järeldusi saab tõhusalt kasutada väikese võimsusega, arvutuslikult piiratud seadmetes, ilma et oleks vaja kaasa võtta tõeliselt pikka pikendusjuhet.

Põhimõte, mis hõlmab võimaldavaid tehnoloogiaid — alates HLS-ist kuni riistvaratarkvara kaasdisaini, hõlmates räni disainiprotsessi minevikku, olevikku ja tulevikku, häireid ja uusimaid tehnoloogilisi suundumusi.