Skip to main content
Para mostrar esta página se usa traducción automática. ¿Ver en inglés en su lugar?

Verificación del canal serie

Diseño y verificación del canal serie HyperLynx

HyperLynx realiza análisis de Compliance de interconexión basado en estándares y simulación IBIS-AMI basada en modelos de proveedores para enlaces seriales de alta velocidad. El análisis automatizado posterior a la ruta a nivel de sistema incluye la extracción completa de la topología mediante modelado EM 3D integrado con rendimiento escalable.

Visualización técnica del diseño del canal serie con elementos de circuito digital y conexiones de flujo de datos.

El soporte de estándares más amplio

A diagram showing various SerDes protocols and their applications in high-speed data transmission.

HyperLynx soporta más de 250 protocolos y variantes diferentes de Ethernet, Canal de fibra, HDMI, JADEM, MIPI D-PHY, OIF-CEI, PCI-e y USB familias.

Los enlaces seriales deben cumplir con los requisitos de los documentos de especificación de estándares asociados. Estas especificaciones establecen los requisitos para el dispositivo transmisor (Tx) y el paquete IC, la interconexión a nivel de sistema pin a pin y el dispositivo receptor (Rx) y el paquete IC. Estos documentos son largos (a menudo cientos de páginas) y detallados. Comprender un solo estándar por completo es una tarea enorme, pero hay docenas de ellos, con cientos de variantes.

Los expertos de Siemens estudian cada uno de estos estándares para crear configuraciones de simulación que configuran HyperLynx para realizar el flujo de análisis correcto e informar las métricas asociadas con cada protocolo estándar.

Cada tipo de análisis se especifica a través de un archivo de configuración integrado que configura automáticamente la velocidad del canal, la modulación, la codificación de estímulos, el flujo de análisis y la generación de informes métricos tanto para el análisis de Compliance como para la simulación IBIS-AMI. Estos archivos de configuración se pueden copiar y modificar mediante un editor integrado, y se pueden agregar nuevas configuraciones cuando estén disponibles. HyperLynx también incluye un conjunto de configuraciones “genéricas” que son útiles para el análisis rápido y la compatibilidad con prototipos para nuevos protocolos.

Modelado 3D EM integrado

El modelado electromagnético 3D de onda completa de BGA y rupturas de conectores, a través de transiciones y condensadores de bloqueo, es esencial para un análisis preciso de enlaces seriales a velocidades superiores a 5 GT/s. Sin modelos 3D EM precisos para estas áreas, los márgenes a nivel de sistema no se pueden determinar con precisión.

El modelo de canal completo de extremo a extremo se construye a partir de una variedad de elementos diferentes que generalmente incluyen archivos de parámetros S suministrados por el proveedor (paquetes IC y conectores), modelos de trazas que incluyen efectos de rugosidad superficial y archivos de parámetros S de solucionadores EM 3D para representar la ruptura de PCB, a través y bloqueo de estructuras de condensadores. El proceso de dividir el enrutamiento en secciones y luego construir el modelo de trazado completo a partir de los modelos asociados se conoce como modelado de corte y puntada. Es fundamental que los modelos para las secciones individuales se especifiquen de manera que se puedan conectar en cascada sin introducir errores. HyperLynx automatiza este proceso para producir modelos de topología completos para enlaces seriales. El modelo de canal se crea en función del conocimiento del protocolo que se analiza, por lo que cumple con los requisitos del protocolo para la resolución del modelo y el ancho de banda.

Al extraer un modelo de topología para un enlace serie, HyperLynx utiliza primero un motor DRC integrado para identificar áreas que requieren modelado 3D EM. Se identifica un área que contiene la señal y su ruta de retorno, luego se crea un proyecto de resolución EM 3D correspondiente. Este análisis se realiza en todos los canales que se analizan y las áreas 3D se comparan para que cualquier área idéntica no se resuelva dos veces. Las áreas resultantes se resuelven automáticamente y se crean modelos completos de canal extremo a extremo para la simulación y el procesamiento de resultados. HyperLynx automatiza todo este proceso - el diseñador especifica las señales de interés y los criterios para identificar una señal agresora - y HyperLynx hace el resto. Este proceso proporciona una precisión de modelado de canal completa comparable al modelado de todo el canal en un solucionador 3D, a una fracción del costo de cómputo y memoria.

Sleek HyperLynx technology logo with dynamic lines representing scalable digital performance

Para diseños grandes con cientos de canales y miles de áreas, HyperLynx escala el rendimiento de los solucionadores 3D al ejecutar solucionadores en paralelo a través de una LAN, ya sea aprovechando las instalaciones de administración de carga ya instaladas en el sitio del cliente o utilizando su propia instalación interna de distribución de trabajos.

Análisis de cumplimiento de estándares superiores

El análisis de Compliance de protocolos examina la interconexión a nivel de sistema pin a pin en un diseño para garantizar que cumpla con los requisitos del estándar de protocolo aplicable. Aprovecha los requisitos de interconexión del sistema publicados como parte del propio estándar. El análisis de Compliance es especialmente útil porque la mayoría de los diseñadores de sistemas utilizan ICs listos para usar; no crean ni los IC que usan ni los paquetes de IC asociados. El análisis de Compliance se centra en lo que realmente crean los diseñadores de sistemas: placas de sistema. Hasta ahora, la única manera en que la mayoría de los diseñadores de sistemas tenían que validar su trabajo era ejecutar una simulación de enlace utilizando modelos de componentes suministrados por el proveedor (IBIS-AMI). Esto agrega una capa de complicación porque los modelos IBIS-AMI a menudo son difíciles de obtener y validar, y el proceso para configurar simulaciones e interpretar resultados a menudo varía de un modelo a otro.

A graphical representation of a compliance test for high-speed serial data transmission systems.

Los estándares de enlace serie especifican requisitos detallados para la interconexión del sistema que se pueden verificar analíticamente. Dado que los diseñadores de sistemas suelen ser responsables del diseño de la interconexión de PCB que utiliza componentes listos para usar, tiene sentido analizar y optimizar el diseño de la interconexión del sistema por sí mismo. Eso es exactamente lo que hace HyperLynx Compliance Analysis. El análisis de Compliance funciona cuando los modelos del proveedor (IBIS-AMI) no están disponibles, por lo que siempre se puede ejecutar en un diseño. El flujo de análisis de Compliance de HyperLynx es el mismo sin importar qué componentes del proveedor se utilicen, lo que significa que se puede aprender una vez y usarse en diferentes diseños y proveedores de componentes, en lugar de cambiar cada vez. El flujo de HyperLynx es incluso constante en múltiples protocolos, a diferencia de otras técnicas basadas en estándares que varían las herramientas utilizadas y la metodología analítica de un protocolo a otro.

HyperLynx Compliance Analysis produce un informe HTML completo que muestra cómo las características del canal se comparan con los requisitos de tiempo y frecuencia. Se muestran los márgenes operativos del canal usando una “especificación” Tx y Rx, junto con la configuración óptima del ecualizador determinada automáticamente utilizada para realizar el análisis. El informe contiene una gran cantidad de datos detallados que son útiles para determinar cómo se podría mejorar el diseño del canal.

El análisis de Compliance es más rápido y fácil de ejecutar que la simulación con los modelos IBIS-AMI del proveedor. Si el análisis de cumplimiento muestra que un diseño funcionará con dispositivos Tx y Rx basados en especificaciones, Y los dispositivos del proveedor de componentes real cumplen o superan el estándar, entonces se debe esperar que el sistema completo funcione. El análisis IBIS-AMI todavía se recomienda para la firma del diseño, pero el análisis de Compliance es una forma ideal de detectar y depurar diseños antes de invertir el tiempo y el esfuerzo necesarios para la simulación completa de IBIS-AMI.

Simulación IBIS-AMI

La simulación con modelos suministrados por el proveedor (IBIS-AMI) es la forma más precisa de análisis de enlace serie, ya que modela los dispositivos reales y las capacidades de ecualización que se utilizarán para Tx y Rx en un enlace serie. Cuando los IC reales excedan los requisitos de la norma, esos comportamientos se reflejarán en un mayor margen operativo para el enlace. Debido a que los modelos IBIS-AMI reflejan las capacidades de ecualización y la configuración reales de los dispositivos físicos, la simulación se puede utilizar para determinar la configuración de ecualización que se debe implementar a nivel del sistema.

Sin embargo, esta mayor precisión tiene un precio: el esfuerzo requerido para obtener y validar modelos IBIS-AMI para su uso, junto con el esfuerzo adicional necesario para configurar simulaciones e interpretar los resultados de las simulaciones. Los modelos IBIS-AMI vienen en 3 variedades principales, a menudo llamados modelos estadísticos (solo de inicio), Time-Domain (solo GetWave) y Dual (ambos Init y Getwave). Esto significa que los flujos de análisis variarán entre diferentes combinaciones de modelos, ya que los flujos de análisis son impulsados por los tipos de modelo que se utilizan en la simulación. El uso efectivo de modelos IBIS-AMI requiere comprender los diferentes tipos de modelos y su aplicación adecuada; por lo general, una tarea para especialistas dedicados a la simulación. Por esta razón, se recomienda aplazar la simulación IBIS-AMI con un uso intensivo de experiencia, utilizando primero el análisis de Compliance para identificar y resolver tantos problemas como sea posible. Un beneficio adicional es que los modelos de canal construidos para el análisis de Compliance se pueden reutilizar directamente para la simulación IBIS-AMI, ¡así que todo el trabajo detallado de modelado de canales ya está hecho!

Person in black shirt standing against white wall with black border, holding a dark object.
Descripción general

Ecualización de canal SERDES para interfaces seriales

Los nuevos protocolos SerDES estándar de la industria, como PCIe Gen6, USB4 y los estándares 100G por carril Ethernet y OIF/CEI ofrecen varios desafíos únicos para los diseñadores de PCB. Si bien las velocidades se duplican aproximadamente para cada generación, el material dieléctrico utilizado sigue siendo el mismo a lo largo de las generaciones. Para compensar el aumento de la pérdida a velocidades de datos más altas, se emplean técnicas de ecualización complejas.

Serie de Signal Integrity de promoción del whitepaper SERDES

Resources