HyperLynx Signal Integrity

La integridad de la señal se mide tradicionalmente usando un osciloscopio para ver las características de la forma de onda y verificar que se hayan cumplido los requisitos. Otros instrumentos utilizados tradicionalmente para verificar la integridad de la señal incluyen analizadores de redes vectoriales (VNA) y reflectómetros de dominio de tiempo (TDR).

En términos generales, la integridad de la señal se puede definir como la capacidad de mantener la calidad de las señales eléctricas durante la transmisión en un circuito. La integridad de la señal de HyperLynx permite al usuario analizar los circuitos en busca de problemas relacionados con sobrevelocidad, subdisparo, timbre y diafonía, entre otros. Además de la integridad general de la señal, HyperLynx SI se puede utilizar para analizar interfaces específicas como DDR y SerDES, que tienen métricas definidas de paso/error de integridad de señal.

HyperLynx incluye el asistente por lotes DDRx para el diseño y la verificación de interfaces DDRx. El asistente por lotes de DDRx es una utilidad integral basada en JEDEC diseñada para llevar al usuario a través de todo el proceso de simulación de una interfaz DDRx y puede soportar DDR-DDR5 y LPDDR5. El asistente por lotes DDRx se puede utilizar tanto en el diseño previo como posterior para que las interfaces se puedan diseñar y verificar. HyperLynx incluye modelos de temporización basados en JEDEC para los componentes DRAM y proporciona un modelo de temporización de controlador genérico. La personalización del modelo de temporización del controlador está disponible mediante el uso del asistente del modelo de temporización del controlador. Además, HyperLynx le proporciona un modelo genérico DDR5 IBIS-AMI para el controlador, DRAM y dispositivo de verificación registrado (RCD). Estos modelos están basados en la tecnología y se pueden usar como un punto de partida eficiente cuando los modelos de proveedores no están disponibles.

Sí, HyperLynx incluye los asistentes SerDes Compliance y SerDes Batch, diseñados específicamente para analizar enlaces seriales de alta velocidad. HyperLynx incluye más de 260 protocolos integrados que permiten al usuario diseñar y verificar sin problemas canales seriales de alta velocidad. El asistente de Compliance está diseñado para analizar enlaces seriales basados en estos protocolos estándar sin modelos específicos del proveedor. El asistente por lotes SerDes está diseñado para analizar enlaces seriales utilizando modelos IBIS-AMI específicos del proveedor. Tanto los asistentes de Compliance como SerDes Batch ofrecen informes completos, con flujos de trabajo integrados entre el diseño y la verificación previos y posteriores al diseño. Además, las áreas 3D para estructuras via se pueden detectar y resolver automáticamente utilizando el solucionador electromagnético 3D de onda completa integrado, al tiempo que admite la paralelización a través de la distribución de trabajos.

HyperLynx incluye una herramienta de integridad de señal y energía de propósito general para diseñar y verificar sistemas electrónicos. Los reflejos y la diafonía se simulan fácilmente en HyperLynx de forma interactiva mediante el uso de un osciloscopio virtual o en un modo por lotes donde el usuario puede aprovechar la simulación de múltiples redes o incluso todo el diseño. Los usuarios pueden explorar cómo los elementos, incluidas las líneas de transmisión, las vías, los componentes pasivos, las fuerzas de accionamiento, las técnicas de terminación y las variaciones de apilamiento, afectan los reflejos y la diafonía.

IBIS-AMI significa Especificación de información del búfer de entrada/salida - Interfaz de modelado algorítmico. AMI es una extensión del formato de modelado IBIS y se utiliza para simular el comportamiento de un dispositivo como un circuito de ecualización del transceptor SerDes. HyperLynx admite modelos IBIS-AMI para su uso en el asistente por lotes SerDes y para simulaciones DDR5 y DDR5 de bajo consumo (LPDDR5).

HyperLynx se puede utilizar para realizar tanto el diseño como la verificación de diseños de alta velocidad. La fase previa al diseño a menudo se considera diseño, mientras que el diseño posterior se considera verificación. HyperLynx LineSim permite al usuario diseñar interfaces mediante la exploración de compensaciones con topologías de enrutamiento, fortalezas de unidades y esquemas de terminación, entre otros. El objetivo es el diseño previo o el diseño es desarrollar reglas y restricciones para impulsar el diseño de PCB. HyperLynx BoardSim se utiliza para verificar que esas restricciones de diseño se hayan cumplido al verificar los requisitos a través de un sistema de simulación interactiva y asistentes.

Hay muchas escuelas de pensamiento con respecto a las metodologías de simulación de integridad de señal y energía. Siemens recomienda la metodología de verificación progresiva. La verificación progresiva es una metodología que tiene como objetivo quitar los problemas más simples de la mesa de manera rápida y eficiente mediante el uso de la verificación automatizada de reglas de diseño a través de HyperLynx DRC. Después de identificar y solucionar problemas simples, el usuario puede ejecutar simulaciones utilizando modelos basados en tecnología. Estos modelos básicos identifican el rendimiento en comparación con los estándares y permiten al usuario ejecutar rápidamente simulaciones para identificar señales que pueden requerir análisis adicionales. El último paso es ejecutar el análisis utilizando modelos específicos del proveedor. Estos modelos son los más precisos, pero también requieren la mayor habilidad y conocimiento. Al emplear la verificación progresiva, más ingenieros pueden ejecutar análisis temprano y con frecuencia, no solo aumentando la eficiencia del proceso de diseño, sino ahorrando los problemas más difíciles para los expertos.