El HyperLynx Schematic Analysis elimina la necesidad de revisiones esquemáticas manuales y aumenta la eficiencia general del flujo de trabajo al proporcionar revisiones esquemáticas automatizadas en paralelo con la captura del diseño. Al adoptar un flujo de diseño “correcto por primera vez”, el HyperLynx Schematic Analysis reduce los costos de desarrollo, pruebas y garantía, eliminando del 50 al 70% de las respuestas de diseño causadas por errores esquemáticos y prácticas de diseño deficientes.
El HyperLynx Schematic Analysis permite la inspección completa de todas las redes en un esquema utilizando una extensa biblioteca de componentes de modelos inteligentes. El análisis esquemático ahorra a los equipos de diseño cientos de horas de inspección visual y tiempo de depuración de laboratorio al analizar cada red dentro de un esquema. Este análisis se ejecuta rápidamente antes de su hito de congelación esquemática, de modo que el diseño puede comenzar con la mayor confianza de éxito de primer paso.
El HyperLynx Schematic Analysis no se basa en una biblioteca de símbolos como lo haría un verificador esquemático nativo; en su lugar, toma el número de parte del fabricante de cada componente directamente de su lista de materiales y hace referencia a una biblioteca creada a partir de las hojas de datos del proveedor para encontrar problemas como fallas en la reducción del condensador; símbolos incorrectos; extracciones faltantes; etc. El análisis esquemático identifica estos problemas sin la necesidad de un esfuerzo manual que requiere mucho tiempo. La salida final es una representación gráfica compacta de situaciones críticas, de defectos y de advertencia desde las cuales puede cruzar la sonda directamente al esquema para resolverlas sobre la marcha.
El análisis esquemático se realiza en paralelo con la captura del diseño, con errores resaltados directamente en el esquema. También se puede realizar en diseños electrónicos después de que se hayan lanzado al mercado para mejorar la calidad del diseño electrónico, aumentar el rendimiento y disminuir las devoluciones de productos.
Comprobaciones de reglas clave
- Verificación de red extendida completa (a través de resistencias en serie, interruptores, acoplamiento CA)
- Verificación completa de la interfaz multiplaca y plano posterior
- Comprobaciones de compatibilidad de E/S para umbrales máximos, mínimos y lógicos
- Errores de dirección y bus de datos (MSB a LSB, fuente de bus, etc.)
- Verifica los requisitos pasivos externos
- Identificación de pines obligatorios no conectados
- Verificación de conexión de alimentación/plano de tierra
- Comprobaciones de conectividad diferencial
- Validación de conectividad IO net (falta de conductor/receptor)
- Pruebas de compatibilidad de la función del pin (reajustes, intercambio I2C, etc.)
- El símbolo no coincide (a la hoja de datos)
- Condensadores, resistencias y diodos de atenuación
... Y muchos más
