Mejore la capacidad de prueba del diseño, reduzca el recuento de patrones y minimice las interrupciones en los flujos de diseño RTL2GDSII con funciones avanzadas de DFT en Tessent RTL Pro. Edite y escriba RTL mientras mantiene la apariencia de lo que se leyó para una fácil comparación de los cambios entre los diseños insertados antes y después de DFT.
Aproveche las capacidades de edición RTL de Tessent con RTL Pro, lo que permite a los diseñadores aprovechar las herramientas de vanguardia para continuar su desplazamiento hacia la izquierda, lo que permite insertar puntos de prueba VersaPoint y LBIST-OST en el RTL de diseño.
Continúe utilizando herramientas de síntesis y verificación de terceros para la optimización de la lógica DFT agregada durante la síntesis, dejando solo la inserción de escaneo a nivel de puerta. La lógica insertada es RTL; el diseño de salida sigue siendo RTL.
Inserte la tecnología de punto de prueba X-bounding y VersaPoint en el diseño RTL, para mejorar la cobertura y reducir el recuento de patrones.
Utilice el mismo RTL para síntesis y verificación para mejorar el rendimiento y acortar el tiempo de diseño. Escribir RTL insertado en la prueba permite que las herramientas de síntesis optimicen la lógica DFT. Las herramientas de verificación funcionan más rápido cuando se usan con RTL.
Automatice el análisis y la inserción de puntos de prueba, celdas de envoltura y lógica de delimitación x anteriormente en el flujo de diseño, a nivel RTL. Tessent RTL Pro maneja construcciones complejas de Verilog y SystemVerilog y mantiene la apariencia del diseño RTL original. La salida RTL resultante simplifica el flujo de herramientas descendentes, lo que permite que la síntesis tenga en cuenta la lógica de prueba agregada al diseño.
Tessent RTL Pro se basa en las herramientas DFT líderes del mercado de Tessent al proporcionar una funcionalidad única que ayuda a los clientes a acortar el tiempo de entrega del diseño y acelerar el tiempo de comercialización. Obtenga más información sobre cómo en este libro blanco.
Las aplicaciones de misión crítica dentro de mercados como el transporte y los dispositivos médicos requieren una mayor calidad general de pruebas de fabricación, pero eso a menudo significa más patrones de prueba, volumen de datos y tiempos de prueba más largos.
Ser competitivo en el mercado actual de semiconductores significa adoptar soluciones integradas, escalables y flexibles para reducir el tiempo de implementación de DFT, los costos de prueba y el tiempo de comercialización.
La implementación de las tareas DFT más desafiantes se simplifica con la automatización probada y ampliamente adoptada disponible en los productos Tessent. Este documento técnico describe los componentes básicos de una metodología de DFT jerárquica basada en RTL.
