Tessent DefectSim es un simulador de defectos a nivel de transistor para circuitos digitales analógicos, de señal mixta (AMS) y sin escaneo. Mide la cobertura de defectos y la tolerancia a defectos y es perfecto tanto para circuitos integrados de alto volumen como de alta confiabilidad.
Mejorar la seguridad de AMS, la calidad de las pruebas y el tiempo. Tessent DefectSim reemplaza la evaluación manual de cobertura de prueba en circuitos AMS, generando datos objetivos para guiar las mejoras necesarias para cumplir con los estándares de calidad y seguridad funcional y los objetivos de cobertura de prueba.
Construido sobre las técnicas de inyección de defectos a nivel de transistor utilizadas en TestKompress Cell-Aware ATPG para circuitos digitales escaneables, DefectSim es adecuado para bloques de circuitos industriales que contienen cientos o miles de transistores.
Genere un resumen ejecutivo que enumera la cobertura de defectos ponderada por probabilidad, el intervalo de confianza y una matriz que enumera cada defecto y si fue detectado por un límite de prueba fallida o una salida digital.
Reduzca drásticamente el tiempo total de simulación en comparación con la simulación de pruebas de producción y listas de red de diseño plano extraídas en formato plano en SPICE clásicas en CPU paralelas.
Evaluamos Tessent DefectSim en varios IC automotrices y concluyó que es una solución altamente automatizada y flexible que guía las mejoras en las técnicas de prueba y diseño para prueba y nos permite mejorar de manera mensurable la cobertura de defectos de las pruebas analógicas.
Avance en el papel de la simulación analógica de fallas de la seguridad funcional automotriz y explore los desafíos, aplicaciones, beneficios e impacto de la simulación analógica de fallas en el diseño de chips y el cumplimiento de los estándares de seguridad.
