U2U24 - Sesiones de seguimiento de CICV

Descubra cómo Allegro MicroSystems aprovechó el Solido Design Environment impulsado por IA y Analog FastSPICE para acelerar la verificación de circuitos integrados de administración de energía, lo que resultó en una reducción general en el tiempo de verificación.

Vea esta sesión y aprenda a aprovechar la capacidad de la nube de AWS para la migración completa a la nube o la expansión de la demanda máxima para cargas de trabajo de verificación de circuitos integrados personalizados y lograr un tiempo de comercialización más rápido.

Descubra cómo Microsoft aprovecha Solido IP Validation para abordar los problemas de calidad IP al principio del proceso de diseño, ahorrando tiempo y dinero en potencial (ECOs), mejorando la calidad general de IP en los flujos de producción e integración.

Descubra cómo SiTime aprovecha AFS, Symphony y Solido Design Environment para garantizar una integración perfecta entre los componentes analógicos y digitales y acelerar la verificación de osciladores basados en MEMS de alta precisión SoC.

Descubra cómo NVIDIA aprovechó la tecnología Solido Additive Learning para acelerar la verificación estándar de la biblioteca celular con Solido Design Environment mientras mantiene la precisión en la verificación de una nueva revisión del kit de diseño de procesos (PDK).

Descubra cómo ST aprovecha Solido Crosscheck dentro de su infraestructura IP QA para administrar la complejidad de IP, proporcionando una solución integral y proactiva de validación de IP para mejorar la calidad del silicio y acelerar la entrega de SoC.

Descubra cómo ST aprovechó Symphony y Visualizer para mejorar el rendimiento de verificación para SmartPower Technologies y analizar y depurar la interfaz entre analógico y digital de una manera más fácil y rápida.

Descubra cómo Solido Library Profiler and Generator permiten a los usuarios de Infineon comparar y perfilar .libs provenientes de diferentes fuentes IP para que se pueda elegir un conjunto de datos óptimo, lo que lleva a un mejor análisis de PPA y ciclos de diseño más cortos.

Descubra cómo ST usa Solido PVTMC Verifier para predecir la dispersión de parámetros analógicos sobre PVT y Solido Additive Learning para reutilizar resultados anteriores, reduciendo el número de ejecuciones y acelerando la fase de verificación.

Descubra cómo Silicon Creations aprovecha la tecnología Siemens SPICE para gestionar el crecimiento constante de la complejidad del diseño. Destacando las últimas ganancias de rendimiento que hicieron posibles los diseños de 3 nm, incluidos los resultados de simulaciones.

Descubra cómo Siemens SPICE y las herramientas de simulación de señal mixta ayudaron a LG a lograr mejoras significativas en el rendimiento y la productividad para la propiedad intelectual (IP) de bucle bloqueado en fase (PLL) en comparación con soluciones anteriores.