Trabaje de manera más eficiente, desarrolle pruebas más complejas y trabaje en topologías más complejas, como soluciones de múltiples rutas y enlaces múltiples. Obtenga la máxima productividad y flexibilidad para la verificación de diseños a nivel de bloque, subsistema y sistema en chip (SoC).

Nuestra solución de verificación integral cuenta con un entorno avanzado de Metodología de Verificación Universal (UVM) que incorpora generación de tráfico aleatorio restringido, controles robustos de paquetes, enlaces y capa física e inyección de errores, comprobaciones de protocolo y cobertura, cobertura funcional, características similares a analizadoras de protocolos para depuración y métricas de análisis de rendimiento.

Las suites de pruebas de cumplimiento (CTS) de Avery ofrecen pruebas efectivas de núcleo a nivel de chip, incluidas las utilizadas en talleres de cumplimiento, así como pruebas extendidas desarrolladas por Avery para cubrir las características de especificación.

Vea el seminario web