Entorno de depuración de Questa Visualizer

En este seminario web, aprenderá cómo la depuración de formas de onda, la depuración de fuente y conectividad para Verilog y VHDL están estrechamente integradas con la depuración de clase y UVM, con visualización de transacciones, compatible con entornos SystemVeriLog, SystemC, C++ y C.

En este seminario web, aprenderá a abordar los desafíos complejos del banco de pruebas UVM en Post (Clase en forma de onda, vista esquemática), modo LiveSim (puntos de ruptura) y búsqueda de la causa raíz más rápido con un seguimiento automatizado de causalidad temporal.

En este seminario web, aprenderá que cuando se integra la depuración de software y hardware, los eventos se pueden rastrear desde el software hasta el hardware y volver a través del SoC, ahorrando tiempo y mejorando sus técnicas de depuración de software integrado.

En este seminario web, aprenderá que puede analizar y depurar problemas de cobertura con la ayuda de datos de diseño y forma de onda disponibles, encontrar elementos descubiertos usando código y cobertura funcional, solucionándolos con el modo de depuración de cobertura.

En este seminario web, nos centraremos en la depuración de simulación en vivo (interactiva), cubriendo técnicas como: establecer puntos de ruptura y pasar por el código fuente, usar la pila de llamadas para comprender el subproceso actual de ejecución.

.

En este seminario web, se le presentará el Visualizer Debug Environment para VHDL y UVM, mientras aprende; depuración de formas de onda y código fuente, controlador y trazado X, depuración de simulación posterior y en vivo y depuración UVM.

.

En este seminario web, se le presentará el Visualizer Debug Environment para Verilog y UVM, mientras aprende; depuración de formas de onda y código fuente, controlador y trazado X, depuración de simulación posterior y en vivo y depuración UVM.

.

En este seminario web, aprenderá que Visualizer proporciona visibilidad UVM en todas las ventanas, incluida la ventana de ondas, la ventana del código fuente, la ventana del reloj. Los puntos de ruptura pueden ser

conjunto, incluyendo condicional y basado en instancias.

En este seminario web, aprenderá a crear/actualizar código UVM para que la grabación de transacciones sea utilizable, depuración de transacciones en la ventana Wave: coloración, búsqueda, etc. y un ejemplo con código de ejemplo UVMF.

En este seminario web, responderemos las nueve preguntas principales que se hacen para depurar bajo consumo de energía en su diseño, incluyendo; por qué la depuración de baja potencia es tan complicada, si el aislamiento y la retención funcionan correctamente y cómo verifica la intención de energía.

En este seminario web, aprenderá cómo navegar por entornos UVM complejos, encontrar rápidamente su camino alrededor del código, mientras que al resolver las 10 UVM más comunes, surgen problemas con config_db, la fábrica y la ejecución de secuencias.

En este seminario web, compartimos una mirada crítica a los desafíos pasados, presentes y futuros para la depuración, explorando situaciones del mundo real (a partir de años de experiencia) en diseño y verificación de SoC, describiendo técnicas de vanguardia.

En este seminario web, aprenderá cómo la depuración moderna resuelve desafíos comunes que incluyen; metodología de depuración productiva, persecución de controladores en simulación, depuración de UVM, un diseño administrado de energía y depuración de una ejecución de emulación larga.

En este seminario web, aprenderá cómo utiliza lo mejor de la vieja y nueva escuela del mundo: metodologías de verificación (UVM, aleatorización, modelos de referencia de oro) para encontrar problemas más rápido y responder mejor “¿Ya terminé?”

En este seminario web, aprenderá las estructuras de datos del banco de pruebas usando “Examinar esto” (se pueden explorar colas, identificadores de objetos, arreglos asociativos) y puntos de control y restauración para evitar ejecutar fases de reinicio para encontrar errores.