Biblioteca de recursos de optimización y análisis de energía PowerPro

Descubra cómo las estrategias de activación por reloj con informes basados en módulos identifican oportunidades de optimización en cascada dentro de las rutas de acceso y salida de ventilador y maximiza los vatios ahorrados por hora de ingeniería, lo que permite un diseño de bajo consumo de energía.

Preferred Networks Inc. (PFN), líder en tecnología de aprendizaje profundo e inteligencia artificial, ha seleccionado el software PowerPro™ de Siemens para optimizar la eficiencia energética de sus procesadores de IA de próxima generación.

Aprenda a diseñar IPS/SOC de bajo consumo mediante la inclusión de técnicas de baja potencia en sus flujos de diseño y el seguimiento de la potencia a lo largo del ciclo de desarrollo RTL para realizar diseños energéticamente eficientes.

Este seminario presenta una metodología de diseño de hardware eficaz para construir diseños y/o IP RTL de menor potencia. Una combinación de sesiones técnicas y estudios de caso impartidos por líderes de la industria en chips de bajo consumo: ARM y Cisco.

Esta ruta de aprendizaje de capacitación bajo demanda presenta a los ingenieros los conceptos básicos de PowerPro y enseñará cómo leer un diseño para analizarlo en busca de energía u optimizaciones.

Esta ruta de aprendizaje de capacitación bajo demanda presenta a los ingenieros los conceptos básicos de PowerPro y enseñará cómo leer un diseño para analizarlo en busca de energía u optimizaciones.

SWPP es un enfoque simple y eficaz que se puede aplicar a una amplia gama de otros proyectos de diseño de bajo consumo de energía. Desarrollado conjuntamente con Samsung, este método tiene el potencial de mejorar la toma de decisiones en el proceso de diseño de bajo consumo de energía.

Para estimar la potencia con precisión, se utilizó la API de transmisión Veloce con PowerPro para estimar con precisión la energía para ventanas de tiempo clave del software del usuario final con todo el SoC. Esta metodología permite comprender nuestro estado de energía/energía de manera temprana

Se presenta un enfoque estadístico que ayuda a identificar los clústeres combinacionales que contribuyen al consumo excesivo de energía en el diseño. PowerPro puede ayudar a identificar estos problemas por adelantado en el ciclo de diseño.

Esta propuesta presenta una nueva metodología para reducir la potencia del árbol de reloj en el nivel de diseño RTL utilizando análisis de datos CTS de grano fino. Esta metodología permite un ahorro de energía significativo que se demuestra por los resultados incluidos.

Aprenda a diseñar IPS/SOC de bajo consumo mediante la inclusión de técnicas de baja potencia en sus flujos de diseño y el seguimiento de la potencia a lo largo del ciclo de desarrollo RTL para realizar diseños energéticamente eficientes.

Demostrar por qué las primeras estimaciones de energía y energía RTL son métricas clave y cómo las dos métricas han ocupado un lugar central últimamente en consideraciones de diseño de sistemas sensibles al rendimiento.

En esta sesión presentaremos un modelo de uso recomendado en el que la energía se aborda de manera temprana. Este enfoque produce mejores resultados en términos de impacto de ahorro de energía y tiempo de obtención de energía.

Este seminario presenta una metodología de diseño de hardware eficaz para construir diseños y/o IP RTL de menor potencia. Una combinación de sesiones técnicas y estudios de caso impartidos por líderes de la industria en chips de bajo consumo: ARM y Cisco.

Se presenta una metodología para estimar la disipación de energía de una aplicación de usuario final en el modelo Register Transfer Level (RTL) de la plataforma SoC de destino.

Metodología automatizada de calificación de entrada propuesta para realizar varias comprobaciones de integridad de datos en la etapa de diseño, construcción y prototipo, asegurando iteraciones más rápidas que los datos de entrada sean de alta fidelidad, lo que conduce a números de potencia bien correlacionados.

La metodología de calificación de entrada ayuda a lograr números de potencia a nivel de sistema 8 veces más rápido:
Realiza varias comprobaciones de integridad de datos en la etapa de diseño, construcción y prototipo y garantiza en iteraciones más rápidas que los datos de entrada sean de alta fidelidad.