PowerPro Biblioteca de recursos de análisis y optimización de energía

Descubra cómo las estrategias de generación de reloj con reporting basado en módulos identifican oportunidades de optimización en cascada en lo profundo de los paths de acceso y salida de ventilador y maximiza los vatios ahorrados por hora de ingeniería, lo que permite un diseño de bajo consumo de energía.

Preferred Networks Inc. (PFN), líder en tecnología de aprendizaje profundo e inteligencia artificial, ha seleccionado a Siemens PowerPro™ software para optimizar la eficiencia energética de sus procesadores de IA de próxima generación.

Aprenda a diseñar IPS/SOC de bajo consumo mediante la inclusión de técnicas de bajo consumo en sus flujos de diseño y el seguimiento de la potencia a lo largo del ciclo de desarrollo RTL para realizar diseños energéticamente eficientes.

En este seminario se presenta una metodología eficaz de diseño de hardware para construir IP y/o diseños RTL de menor potencia. Una combinación de sesiones técnicas y estudios de casos impartidos por líderes de la industria en chips de bajo consumo: ARM y Cisco.

Esta ruta de aprendizaje de capacitación bajo demanda presenta a los ingenieros PowerPro conceptos básicos y enseñará a leer un diseño para analizar en busca de potencia u optimizaciones.

Esta ruta de aprendizaje de capacitación bajo demanda presenta a los ingenieros PowerPro conceptos básicos y enseñará a leer un diseño para analizar en busca de potencia u optimizaciones.

SWPP es un enfoque simple y eficaz que se puede aplicar a una amplia gama de otros proyectos de diseño de baja potencia. Desarrollado conjuntamente con Samsung, este método tiene el potencial de mejorar la toma de decisiones en el proceso de diseño de baja potencia.

Para estimar la potencia con precisión, Veloce Streaming API con PowerPro se utilizó para estimar con precisión la potencia para ventanas de tiempo clave del software del usuario final con todo el SoC. Esta metodología permite comprender nuestro estado de energía/energía

Se presenta un enfoque estadístico que ayuda a identificar los clústeres combinacionales que están contribuyendo al consumo excesivo de energía en el diseño. PowerPro puede ayudar a identificar estos problemas por adelantado en el ciclo de diseño.

Esta propuesta presenta una nueva metodología para reducir la potencia del árbol de reloj a nivel de diseño RTL utilizando análisis de datos CTS de grano fino. Esta metodología permite un importante ahorro de energía que se demuestra con los resultados incluidos.

Aprenda a diseñar IPS/SOC de bajo consumo mediante la inclusión de técnicas de bajo consumo en sus flujos de diseño y el seguimiento de la potencia a lo largo del ciclo de desarrollo RTL para realizar diseños energéticamente eficientes.

Demostrar por qué las estimaciones tempranas de energía y energía RTL son métricas clave y cómo las dos métricas han ocupado un lugar central últimamente en consideraciones de diseño de sistemas sensibles al rendimiento.

En esta sesión presentaremos un modelo de uso recomendado en el que se aborda de manera temprana la energía. Este enfoque produce mejores resultados en términos de impacto de ahorro de energía y tiempo de obtención de energía.

En este seminario se presenta una metodología eficaz de diseño de hardware para construir IP y/o diseños RTL de menor potencia. Una combinación de sesiones técnicas y estudios de casos impartidos por líderes de la industria en chips de bajo consumo: ARM y Cisco.

Se presenta una metodología para estimar la disipación de energía de una aplicación de usuario final en el modelo Register Transfer Level (RTL) de la plataforma SoC objetivo.

Metodología de calificación de entrada automatizada propuesta realizar varias comprobaciones de integridad de datos en la etapa de diseño, construcción y prototipo, asegurando iteraciones más rápidas que los datos de entrada sean de alta fidelidad, lo que lleva a números de potencia bien correlacionados.

La metodología de calificación de entrada ayuda a lograr números de potencia a nivel de sistema 8x más rápido: Realiza varias comprobaciones de integridad de datos en la etapa de diseño, construcción y prototipo y asegura en iteraciones más rápidas que los datos de entrada sean de alta fidelidad.