Skip to main content
Para mostrar esta página se usa traducción automática. ¿Ver en inglés en su lugar?

Diseño FPGA

¿Su flujo de diseño FPGA está listo para la nueva clase de diseños dirigidos a los últimos FPGA complejos? ¿Está luchando con herramientas puntuales que no funcionan juntas? ¿Puede cumplir sus objetivos de QoR en el presupuesto deseado? ¿Pueden sus equipos de PCB y FPGA colaborar para lograr las limitaciones generales del sistema?

Flujo completo de diseño FPGA de Siemens EDA

Las soluciones de diseño FPGA de Siemens EDA ofrecen una entrada de diseño FPGA integrada, síntesis, verificación, verificación de equivalencia y plataforma de diseño de PCB que acelera los diseños FPGA desde la creación hasta la placa, cumpliendo los objetivos de QoR del diseño y los requisitos de restricción del sistema.

Un diagrama de flujo que ilustra el proceso de flujo de diseño de Siemens FPGA.
Tendencias y tecnología

Nueva clase de Diseños y Metodologías FPGA

Los FPGA se utilizan cada vez más en segmentos de mercado en rápida evolución (como 5G, ML e IA) y diseños críticos para la seguridad y alta confiabilidad. Esta clase de diseños requiere el uso de metodologías más nuevas como la mitigación HLS o SEE. Además, plantea desafíos para depurar y verificar estos diseños grandes.

Diseño FPGA seguro y confiable

Para diseños críticos para la seguridad, Precision Hi-Rel proporciona mecanismos a prueba de fallas (detectar, enmascarar, mitigar) para reducir la probabilidad de ocurrencia de errores suaves y propagación debido a la radiación, vibración u otras condiciones ambientales.

Acelere el diseño de C ++ /SystemC en FPGA

La integración estrecha y una mejor estimación aritmética del operador entre Catapult y la herramienta Precision FPGA Synthesis son fundamentales para lograr una calidad de vida óptima y un tiempo más rápido para el cierre del diseño para los diseños de C ++/SystemC.

¿La simulación a nivel de puerta es demasiado lenta?

La integración entre FormalPro y la herramienta Precision FPGA Synthesis garantiza una verificación más rápida de órdenes de magnitud de la lista de red sintetizada a nivel de puerta frente a diseños RTL dorados con DSP y RAMs complejos.