Desafíos en la implementación digital
La gestión de la complejidad del diseño, los objetivos de rendimiento/energía/área y el tiempo de comercialización son desafíos cruciales en el diseño moderno de SoC. La complejidad de las reglas de diseño y el tiempo de reunión hacen que el cierre del diseño sea más desafiante que nunca y requiere un cambio de paradigma en el lugar y la ruta.
Lograr el cierre de la DRC
El uso extensivo de tecnología de patrones múltiples, litografía EUV y celdas de altura mixta complica la colocación y el enrutamiento. Se requieren cambios fundamentales en la tecnología de lugar y ruta para lograr efectivamente el cierre de la DRC.
Entregando PPA competitivo
El mercado quiere IC con el menor consumo de energía y el más alto rendimiento. Las tecnologías de optimización innovadoras pueden minimizar la energía al tiempo que se alcanzan los objetivos de tiempo y área y se controlan los costos de desarrollo.
Reducción del tiempo de cierre
La estimación precisa del tiempo posterior a la ruta es más difícil que nunca con el aumento de la resistencia del alampo/vía. Evite las iteraciones, mejore el PPA y reduzca el tiempo de cierre al obtener visibilidad detallada de la ruta más temprano en el flujo.
Place-and-Route is Shaking up Digital IC Design
PowerFirst implementation technology
Reduce total power consumption for power sensitive applications
Detail-Route-Centric synthesis
Realize fast design closure and solve advanced node high wire/via resistivity challenges
Certified by leading foundries
Certified by leading foundries through 4 nm and fast ramping on 3 nm certifications
Presentación de Aprisa: una solución de software de ubicación y ruta
La plataforma de ubicación y ruta Aprisa es una solución centrada en la ruta detallada para los desafíos de la implementación moderna de IC digital.
