Ya sea aprendizaje profundo, visión por computadora, comunicaciones, video o muchos otros espacios, Catapult es más que solo “C a RTL”. ASIC, FPGA o eFPGA, con novedoso código/cobertura funcional, opción de potencia líder en su clase y verificación formal, aprenda cómo le permite hacer más y hacerlo mejor.
Esta conferencia magistral examina cómo está cambiando el diseño de semiconductores para permitir un rápido desarrollo e implementación de diseños SoC personalizados, optimizados para aplicaciones, desde el concepto hasta la operación en la vida, a medida que nos encamino hacia un futuro de computación sostenible.
La entrega eficiente de IA en los sistemas IoT actuales va más allá de simplemente portar redes neuronales en Python a un dispositivo de borde. El hardware personalizado construido con Síntesis de alto nivel diferenciará su sistema de la competencia.
La adopción de HLS para el diseño de chips está impulsada por el aumento de la complejidad del diseño y la verificación y las presiones de tiempo de comercialización. HLS permite a los diseñadores llevar sus chips al mercado más rápido al acortar el flujo general de diseño y verificación.
Grabación completa del seminario en vivo, diapositivas,
¡Resources, y más!
La adopción de HLS para el diseño de chips está impulsada por el aumento de la complejidad del diseño y la verificación y las presiones de tiempo de comercialización. HLS permite a los diseñadores llevar sus chips al mercado más rápido al acortar el flujo general de diseño y verificación.
Grabación completa del seminario en vivo, diapositivas,
¡Resources, y más!
Este seminario utiliza un acelerador AI/ML basado en AXI para demostrar cómo HLS puede pasar rápidamente de un algoritmo a un diseño basado en C, análisis de rendimiento a nivel de sistema y verificación integral con cierre de cobertura RTL.
Grabación completa del seminario en vivo, diapositivas,
¡Ejemplos de diseño, Resources y más!
