Skip to main content
Para mostrar esta página se usa traducción automática. ¿Ver en inglés en su lugar?
CARACTERÍSTICAS CLAVE

Catapulta Formal

Las aplicaciones centradas en HL son compatibles con los flujos RTL existentes y los principios de UVM, con el objetivo de:

  • Compruebe el diseño para detectar comportamientos indefinidos
  • Lograr el cierre de la cobertura
  • Detecte errores de configuración que cambian el comportamiento del diseño
  • Verifique la corrección de la implementación
  • Detecte diferencias con la caza de errores

Catapult Design Checker proporciona múltiples modos de verificación estáticos y formales pulsando botones que reducen la necesidad de verificación basada en simulación de su diseño. Los problemas de codificación, las ambigüedades de las fuentes de diseño, las preocupaciones de QoR y las fuentes de posibles desajustes HLS C ++ /SystemC a RTL se detectan rápidamente y se proporciona retroalimentación sobre la fuente y la causa.

Interfaz de verificador de diseño con iconos de marca de verificación, cruz y signo de interrogación en un diseño gráfico vectorial.

Catapult Formal Assert es una aplicación de verificación formal integrada con Catapult HLS. Las afirmaciones escritas en C-Source se evaluarán con potentes solucionadores formales que proporcionan una respuesta rápida, tiempos de espera configurables y estrategias de resolución, y un entorno de depuración sólido. Afirmar, asumamos y cubierta son compatibles. Los contraejemplos crean un banco de pruebas de nivel C y configuraciones gdb predeterminadas, así como un depurador de formas de onda gráfico Visualizer de SEDA.

Un icono asertivo formal con la cabeza y el cuerpo de una persona en posición de pie.

training bajo demanda sobre catapulta

La biblioteca de training bajo demanda Catapult de alto nivel (HLS) contiene un conjunto de rutas de aprendizaje con módulos para introducir a los ingenieros en HLS y la verificación de alto nivel.

Grupo de Síntesis y Verificación de Alto Nivel

Un grupo para discutir los puntos más finos del diseño y la verificación utilizando las herramientas de Siemens EDA HLS y HLV. Únase a la discusión sobre nuevos temas, características, contenido y expertos técnicos.

HLSLibs

Un conjunto libre y abierto de bibliotecas implementadas en C++ estándar para un diseño de hardware y software con precisión de bits. Es una comunidad abierta para el intercambio de conocimientos y propiedad intelectual para HLS que se puede utilizar para acelerar tanto la investigación como el diseño.

Blog de diseño y verificación de HLS

Blog que cubre metodologías y técnicas de diseño y verificación de síntesis de alto nivel (HLS) de próxima generación.

Soporte de Catapulta

Acceda a documentación detallada, versiones, recursos y más.

Consultoría EDA

Ayudarle a lograr el máximo impacto en el negocio al abordar complejos desafíos tecnológicos y empresariales con una combinación única de experiencia en desarrollo y diseño y experiencia en metodología.