High-Level Verification Solutions

Al proporcionar productos y metodología líderes en su clase para el diseño de alto nivel, Siemens ofrece soluciones en múltiples puntos del proceso de diseño. Verificación de Diseño, Cobertura de Código y Funcional y Verificación Formal para Comprobación de Equivalencia C++ y SystemC.

Próximos eventos de HLS & HLV Biblioteca de recursos HLS y HLV

Catapulta High-Level Verification Solutions

Acelere su flujo de Verificación de Alto Nivel (HLV) con métodos conocidos y de confianza utilizando la plataforma Catapult HLV. Reduzca el tiempo de entrega y los costos generales de verificación de SoC hasta en un 80% aprovechando la comprobación de diseño de alto nivel, la cobertura de código/funcional y los métodos estáticos y formales.

Catapult Coverage

Cobertura de código compatible con HLS que incluye soporte para declaraciones, sucursales, condición, expresión (FEC) y cobertura de acceso a arreglos de discos, además de cobertura funcional inspirada en SystemVerilog con soporte para grupos de cobertura, puntos de cobertura, bins y cruces.

Catapult Formal Verification Tools

Encuentre formalmente errores, ambigüedades y problemas de diseño de problemas o errores de restricción del usuario al principio del proceso HLS. Incluso con diferencias en el tiempo y las interfaces, Catapult Formal permite la verificación y un flujo de cierre de cobertura.

SLEC System

Verifique la exactitud de RTL con sus modelos de alto nivel utilizando SLEC. Permitir la prueba de que la especificación y la implementación son idénticas a pesar de las diferencias en el lenguaje, el tiempo o la abstracción.

Verificación de alto nivel

Questa HL-SystemC

verificación de diseño de alto nivel con la expansión Questa HL-SYC ayuda a eliminar los problemas antes de la síntesis al iniciar la verificación más temprano en el flujo.