La innovadora simulación SPICE, consciente del contexto, mejora el análisis de descargas electrostáticas para diseños grandes
Con la creciente complejidad, el aumento en el número de transistores y la reducción de las dimensiones de los circuitos integrados, la verificación ESD está demostrando ser un desafío importante en los nodos avanzados. La verificación ESD tradicional mediante extracción parasitaria seguida de un programa de simulación con énfasis en circuito integrado (SPICE) lucha por modelar con precisión el comportamiento dinámico de los circuitos en diseños grandes y proporcionar resultados de simulación en tiempos de ejecución prácticos a nivel de bloque grande o chip completo. La simulación SPICE sensible al contexto Calibre PERC reúne lo mejor de los enfoques estático y dinámico, combinando el diseño físico de un componente con su implementación eléctrica y analizando esa información para evaluar la robustez de ESD. Este flujo de simulación SPICE consciente del contexto permite a los diseñadores lograr un análisis ESD preciso para los diseños más grandes en cualquier nodo de proceso.
