circuitos integrados 3D (3D IC) están surgiendo como un enfoque revolucionario para el diseño, la fabricación y el envasado en la industria de semiconductores. Ofreciendo ventajas significativas en tamaño, rendimiento, eficiencia energética y costo, los IC 3D están preparados para transformar el panorama de los dispositivos electrónicos. Sin embargo, con los ICs 3D vienen nuevos desafíos de diseño y verificación que deben abordarse para garantizar una implementación exitosa.
El principal desafío es garantizar que los chiplets activos en un ensamblaje 3D IC se comporten eléctricamente según lo previsto. Los diseñadores deben comenzar por definir el apilamiento 3D para que las herramientas de diseño puedan comprender la conectividad y las interfaces geométricas en todos los componentes del ensamblaje. Esta definición también impulsa la automatización de los impactos de acoplamiento parasitario de matriz cruzada, sentando las bases para el análisis a nivel 3D de los impactos térmicos y de estrés.
