Retos en la implementación digital
La administración de la complejidad del diseño, los objetivos de performance, energía y área y el tiempo de comercialización son desafíos cruciales en el diseño moderno de SoC. La complejidad de las reglas de diseño y el tiempo de reunión hacen que el cierre del diseño sea más desafiante que nunca, y requiere un cambio de paradigma en el lugar y la ruta.
Lograr el cierre de la DRC
uso extensivo de tecnología de patrones múltiples, litografía EUV y celdas de altura mixta complica la colocación y el enrutamiento. Se requieren cambios fundamentales en la tecnología de lugar y ruta para lograr efectivamente el cierre de la DRC.
Entrega de PPA competitivo
El mercado quiere IC con el menor uso de energía y el mayor performance. Las tecnologías de optimización innovadoras pueden minimizar la energía mientras se alcanzan los objetivos de tiempo y área y se controlan los costos de desarrollo.
Reducción del tiempo de cierre
estimación precisa del tiempo posterior a la ruta es más difícil que nunca con el aumento de la resistencia del alampo/vía. Evite las iteraciones, mejore el PPA y reduzca el tiempo de cierre al obtener visibilidad detallada de la ruta antes en el flujo.
El lugar y la ruta están sacudiendo el diseño de IC digital
Tecnología de implementación de PowerFirst
Reducir el consumo total de energía para aplicaciones sensibles a la energía
Síntesis centrada en la ruta detallada
Logere un cierre rápido del diseño y resuelva los desafíos avanzados de alta resistividad de los nodos por medio de alamBRE/vía
Certificado por las principales fundiciones
Certificado por fundiciones líderes a través de 4 nm y rampa rápida en certificaciones de 3 nm
Presentando Aprisa: Una solución de software de ubicación y ruta
El Aprisa la plataforma de lugar y ruta es una solución centrada en la ruta detallada para los desafíos de la implementación moderna de IC digital.
