Skip to main content
Para mostrar esta página se usa traducción automática. ¿Ver en inglés en su lugar?
El más cercano de un chip de computadora.
Mejores prácticas de envasado de semiconductores

Planificación integrada a nivel de sistema y creación de prototipos

Los paquetes multichiplet/ASIC con integración heterogénea necesitan una planificación temprana del piso de ensamblaje si se van a alcanzar los objetivos de energía, rendimiento, área y costo.

Planificación y co-optimización del ensamblaje del paquete IC

Una solución integrada de planificación y creación de prototipos de paquetes IC permite a los arquitectos y diseñadores construir y optimizar conjuntos completos de paquetes IC para obtener potencia, rendimiento, área y costo y entregar un prototipo bien calificado para su implementación.

VIDEO DE EMPAQUETADO DE SEMICONDUCTORES

Planificación jerárquica de dispositivos

Este video muestra cómo la planificación jerárquica de dispositivos puede construir un chiplet/troquel que luego se exporta como un dispositivo y un plano de planta replicado en un sustrato de silicio.

Recursos integrados de planificación a nivel de sistema

Obtenga más información sobre la planificación integrada de paquetes IC a nivel de sistema y la creación de prototipos a partir de la administración de conectividad del sistema, la optimización de interconexión entre dominios y la verificación de ensamblaje 3D.

Select...
Administración de conectividad
all

Administración de conectividad del sistema

Construcción y visualización de conectividad lógica a nivel de sistema de diseños de paquetes IC multimatriz, multicomponente y multisustrato.

Imagen de interconexión entre dominios
all

Optimización de interconexión entre dominios

Visualization del sistema como una vista plano en plano de planta con conectividad. La optimización de conectividad basada en Rules se puede ejecutar mediante señal, bus o interfaz. El enrutamiento de ruptura se puede incluir fácilmente para impulsar la optimización del sistema.

Calibre 3DStack
all

Calibre 3DSTACK

Impulsado por Xpedition Sustrate Integrator, 3DSTACK identifica de manera única geometrías por capa y troquel en el ensamblaje, lo que permite una verificación precisa del ensamblaje LVS y una verificación general.