Mejores prácticas de envasado de semiconductores
Productividad y eficiencia del diseñador de paquetes IC
Automatización de empaquetado IC y diseño inteligente: la replicación de IP ayuda a los diseñadores a cumplir los objetivos de rendimiento y calidad del diseño, así como los cronogramas de diseño.
Aprovechando el diseño 3D para la eficiencia del empaquetado IC
Los paquetes multichiplet/ASIC a menudo utilizan sustratos para la integración de alta velocidad y matrices de rejilla de bolas (BGA) para la conexión, incluidos los reforzadores mecánicos y los difusores de calor. El paquete IC puede parecerse a un horizonte de Manhattan. La capacidad de visualizar/editar en 3D reduce los errores y reduce los ciclos de diseño.
DESCRIPCIÓN GENERAL DE LA TECNOLOGÍA
2D y 3D ofrecen productividad y eficiencia
Los diseñadores pueden ver y editar sus diseños de paquetes IC simultáneamente en 2D y 3D