La Taiwan Semiconductor Manufacturing Company (TSMC) fue pionera en el modelo de negocio de fundición pura. Al elegir no diseñar, fabricar o comercializar ningún producto semiconductor bajo su propio nombre, la clave del éxito de TSMC siempre ha sido centrarse en el éxito de sus clientes. Los semiconductores fabricados por TSMC sirven a una base de clientes global que es grande y diversa, con una amplia gama de aplicaciones utilizadas en una variedad de mercados finales, incluidos teléfonos inteligentes, computación de alto rendimiento, Internet de las cosas (IoT), automoción y electrónica de consumo digital.
TSMC
La Alliance EDA de TSMC reduce las barreras de diseño para la adopción por parte de los clientes de las tecnologías de proceso TSMC. Como socio de EDA Alliance, Siemens EDA trabaja en estrecha colaboración con los equipos de tecnología de diseño de TSMC para abordar las necesidades mutuas de diseño de los clientes mediante la habilitación de nuevas características de la herramienta EDA que se alinean con la hoja de ruta de desarrollo de procesos avanzados de TSMC, así como la implementación de la metodología de diseño de TSMC en los flujos de referencia. A través de esta colaboración, TSMC y Siemens EDA permiten a los clientes mutuos alcanzar mejor su objetivo de PPA en un período de tiempo más corto.
Alliance TSMC EDA
Tabla de cobertura TSMC
Cartera de Siemens EDA IC | Verificación física | Diseño doble/multipatrón | Coincidencia de patrones | LVS | Extracción parasitaria | PERC | Integridad de energía y EM | Llena¹ | Custom Design | Lugar y ruta | Simulación de circuito |
14 Clase Angstrom (A14) | ✔ | ✔ | ✔ | ✔ | LIMPIAPARABRISAS | ✔ | | ✔ | | | ✔ |
16 Clase Angstrom (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | LIMPIARÁ | ✔ | | LIMPIARÁ | ✔ |
3nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
4nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7 nm/6 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | LIMPIADOR | ✔ | ✔ |
16 nm/12 nm | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28 nm/22 nm | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45 nm/40 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65 nm/55 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90nm | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0.13um/0.11um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
>=0,18 um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
✔: certificado; WIP: trabajo en curso (a partir de enero de 2026)
[1]: El calibre SmartFill es POR (plan de registro) por debajo de 20 nm y el llenado ficticio por encima de 20 nm.
●: Siemens proporcionaría archivos técnicos para aquellos nodos de proceso que aún no están certificados. Comuníquese con el equipo de producto de Aprisa para sus solicitudes.
Certificación de flujo de trabajo de IC Packaging
Nuestra colaboración continua con TSMC ha dado como resultado con éxito la certificación automatizada del flujo de trabajo para su tecnología de integración InFO que forma parte del Tejido 3D plataforma. Para los clientes mutuos, esta certificación permite el desarrollo de productos finales innovadores y altamente diferenciados utilizando el mejor software EDA de su clase y tecnologías avanzadas de integración de envases líderes en la industria.
Nuestros flujos de trabajo automatizados de diseño Info_OS e Info_POP son ahora certificado por TSMC. Estos flujos de trabajo incluyen Innovator3D IC, HyperLynx DRC, y Calibre NMDRC tecnologías.
Fanout integrado (Info)
Según lo define TSMC, InFO es una innovadora plataforma tecnológica de integración de sistemas a nivel de oblea, que cuenta con RDL (capa de redistribución) de alta densidad y TIV (a través de InInfo Via) para interconexión de alta densidad y rendimiento para diversas aplicaciones, como computación móvil, de alto rendimiento, etc. La plataforma InFO ofrece varios esquemas de paquetes en 2D y 3D optimizados para aplicaciones específicas.
Info_OS aprovecha la tecnología InFO y presenta un ancho de línea RDL de 2/2µm de mayor densidad y espacio para integrar múltiples chiplets lógicos avanzados para aplicaciones de redes 5G. Permite los lanzamientos de almohadillas híbridas en SoC con un paso de E/S mínimo de 40 µm, un paso de protuberancia C4 Cu mínimo de 130 µm y > 2X información sobre el tamaño de la retícula en sustratos de >65 x 65 mm.
Info_POP, el primer paquete de ventilador de nivel de obleas 3D de la industria, cuenta con RDL de alta densidad y TIV para integrar AP móvil con apilamiento de paquetes DRAM para aplicaciones móviles. En comparación con FC_pop, Info_pop tiene un perfil más delgado y un mejor rendimiento eléctrico y térmico debido a que no hay sustrato orgánico y a la protuberancia C4.
Chip sobre oblea sobre sustrato (CoWOS)
Integra lógica y memoria en segmentación 3D, IA y HPC. Innovator3D IC crea, optimiza y administra un modelo 3D de todo el ensamblaje del dispositivo CoWOS.
Oblea sobre oblea (WoW)
Innovator3D IC crea, optimiza y administra un modelo gemelo digital 3D que impulsa el diseño detallado y la verificación.
Sistema en chips integrados (SoIC)
Innovator3D IC optimiza y administra un modelo gemelo digital 3D que impulsa el diseño y luego la verificación con las tecnologías Calibre.