
Colaboración con TSMC para avanzar en la IA
Siemens anunció hoy la continuación de la colaboración con TSMC para impulsar la innovación en la automatización impulsada por IA y la habilitación avanzada del diseño de semiconductores.

Probado en las operaciones diarias en empresas de diseño y fundiciones, Siemens EDA respalda los ecosystems de fáblas/fundición con colaboración, innovación y flujos de procesos específicos de fundición que se construyen, prueban y certifican.
Las herramientas Siemens EDA están probadas en fundiciones de semiconductores de todo el mundo. La colaboración con las principales fundiciones garantiza el acceso más rápido a las herramientas necesarias para los procesos de fabricación avanzados, así como la funcionalidad y el rendimiento necesarios para el éxito continuo en los nodos de proceso establecidos.
GlobalFoundries Inc. (GF) es uno de los principales fabricantes de semiconductores del mundo, que ofrece una combinación única de servicios de diseño, desarrollo y fabricación para tecnologías de vanguardia y convencionales. GlobalFoundries está redefiniendo la innovación y la fabricación de semiconductores mediante el desarrollo y la entrega de soluciones de tecnología de procesos ricas en funciones que proporcionan un desempeño de liderazgo en mercados generalizados de alto crecimiento. GlobalFoundries y Siemens EDA colaboran frecuentemente en una amplia gama de proyectos para mejorar la productividad y los resultados de los procesos de diseño, verificación y fabricación para sus clientes mutuos.
Cartera de Siemens EDA IC | Verificación física | Diseño doble/multipatrón | Coincidencia de patrones (DRC+) | LVS | Extracción parasitaria | PERC | Integridad de energía y EM¹ | LFD | Lleno² | Puntuación DFM | CAA | Custom Design | Lugar y ruta | Simulación de circuito |
12 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |
14nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ✔ | |
22 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | REQ. | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ |
28 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ✔ | ||
40nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | |||
45nm³ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ||||||
65/55 nm | ✔ | ✔ 4, | ✔ | ✔ | ✔ 5 | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ✔ | |
90nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ✔ | ||||||
0.13um | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ✔ | ||||||
0,18 um | ✔ | ✔ | ✔ | ✔ | ● | ✔ | ||||||||
>=0,35 um | ✔ | ✔ | ✔ | ● |
✔: certificado; REQ: solo por solicitud de servicio
[1]: mPower Digital está certificado para todos los nodos de tecnología. Analog no es oficialmente compatible con GF, pero el equipo de productos de mPower puede brindar asistencia a los clientes si así lo solicitan.
[2]: El calibre SmartFill es POR (plan de registro) por debajo de 20 nm y el llenado ficticio por encima de 20 nm.
[3]: El nodo de proceso de 45 nm soporta específicamente la tecnología RF SOI CMOS.
[4]: 55nm tiene un kit DRC+ pero 65nm no.
[5]: La plataforma de Calibre PERC está disponible solo para 55LP PDK, pero no para otros PDKs de 65/55 nm.
●: Siemens proporcionaría archivos técnicos para aquellos nodos de proceso no certificados. Comuníquese con el equipo de producto de Aprisa con respecto a sus solicitudes.
Intel Foundry ofrece una amplia gama de servicios de fabricación para satisfacer sus necesidades únicas de productos, desde la generación de máscaras hasta la fabricación de obleas y las capacidades de clasificación y prueba líderes en la industria. Las técnicas avanzadas de empaquetado de Intel permiten la integración de diversos motores informáticos a través de múltiples tecnologías de proceso con parámetros de rendimiento similares a un solo dado, pero con un alcance de plataforma que supera con creces el límite de tamaño de troquel de la integración de un solo troquel. Como líder mundial en investigación y desarrollo (I+D) y fabricación, Intel busca continuamente optimizar y ofrecer soluciones de plataforma líderes en la industria con nuestros clientes para cada segmento de mercado existente y en evolución.
Intel Foundry Accelerator - EDA Alliance se compromete a establecer un ecosystem para el diseño y la fabricación de sistemas en chip (SoC) de próxima generación fabricados con tecnologías de proceso de vanguardia de Intel Foundry. La iniciativa promueve la colaboración entre Intel Foundry y sus socios del ecosystem, con un enfoque en reducir el riesgo y abordar las barreras de diseño al tiempo que acelera el tiempo de comercialización de los productos de clientes mutuos. Como parte de la alianza, Siemens EDA colaborará estrechamente con Intel Foundry para optimizar sus mejores herramientas de diseño de IC, flujos y metodologías para los procesos de clase mundial de Intel.
Acelerador Intel Foundry - Alliance EDA
Siemens EDA | Prototipado y diseño | Verificación física | Diseño doble/multipatrón | Coincidencia de patrones | LVS | Extracción parasitaria | Análisis térmico | PERC | Relleno inteligente | Simulación de circuito |
|---|---|---|---|---|---|---|---|---|---|---|
14 Angstrom clase (14A) | ✔ | Hecho por Foundry | ✔ | CCI a StarRC | ✔ | ✔ | ✔ | |||
18 Angstrom clase (18A) | ✔ | Hecho por Foundry | ✔ | CCI a StarRC* | ✔ | ✔ | ✔ | |||
7 nm (Intel 3) | ✔ | Hecho por Foundry | ✔ | ✔ | CCI a StarRC | ✔ | ✔ | |||
16 nm (Intel16) | ✔ | ✔ | CCI a StarRC | ✔ | ✔ | ✔ | ||||
EMIB | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||||
EMIB-T | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ |
✔: certificado (a partir de julio de 2026)
[*]: XAct se habilitó para la extracción parasitaria en el nodo de proceso Intel Foundry 18A, pero no se lanzó a clientes externos.
El puente de interconexión multimatriz (EMIB) integrado es una pequeña pieza de silicio que está incrustada en una cavidad de sustrato de paquete orgánico. Proporciona una ruta de interfaz de matriz a matriz de alta velocidad y gran ancho de banda. Siemens proporciona un flujo de diseño certificado a partir del codiseño de la matriz y del paquete, la verificación funcional, el diseño físico, el análisis térmico, el análisis SI/PI/EMIR y la verificación de ensamblaje.
Samsung Foundry ofrece procesos competitivos, tecnologías de diseño, IP y capacidad de fabricación de gran volumen para clientes con un conjunto completo de tecnologías de proceso avanzadas, incluidas soluciones de paquetes integradas para 3D/2.5D y entornos de diseño flexibles y eficientes basados en la nube. Como socio en el Ecosystem de fundición avanzada de Samsung Programa (SAFE™), Siemens EDA participa en proyectos conjuntos con Samsung Foundry para habilitar las plataformas y tecnologías avanzadas en las que confían sus clientes mutuos para dar vida a diseños cada vez más sofisticados.
Cartera de Siemens EDA IC | Verificación física | Patrón doble/Multi-Patrón | Coincidencia de patrones (detractores de rendimiento) | LVS | Extracción parasitaria | PERC | Integridad de energía y EM¹ | LFD | Lill² | Puntuación DFM | Lugar y ruta | Simulación de circuito |
2 nm (SF2*) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||
3 nm (SF3*) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||
4 nm (SF4*) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |
5 nm (SF5*) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ |
7 nm (SF7*) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ✔ | |
11 nm/8 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ |
14nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ |
28FDS | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||
28 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |||
90nM/70nm | ✔ | ✔ | ✔ | ✔ | ● | |||||||
0,18 um/0,13 um | ✔ | ✔ | ✔ | ✔ | ✔ | ● |
✔: certificado (a partir de julio de 2026)
[1]: mPower Analog está certificado para 4LPP, 14LPU, LL1318GPF y mPower Digital está certificado para 5LPE.
[2]: El calibre SmartFill es POR (plan de registro) por debajo de 20 nm y el llenado ficticio por encima de 20 nm.
●: Siemens proporcionaría archivos técnicos para aquellos nodos de proceso que aún no están certificados. Comuníquese con el equipo de producto de Aprisa para sus solicitudes.
La Taiwan Semiconductor Manufacturing Company (TSMC) fue pionera en el modelo de negocio de fundición pura. Al elegir no diseñar, fabricar o comercializar ningún producto semiconductor bajo su propio nombre, la clave del éxito de TSMC siempre ha sido centrarse en el éxito de sus clientes. Los semiconductores fabricados por TSMC sirven a una base de clientes global que es grande y diversa, con una amplia gama de aplicaciones utilizadas en una variedad de mercados finales, incluidos teléfonos inteligentes, computación de alto rendimiento, Internet de las cosas (IoT), automoción y electrónica de consumo digital.
La Alliance EDA de TSMC reduce las barreras de diseño para la adopción por parte de los clientes de las tecnologías de proceso TSMC. Como socio de EDA Alliance, Siemens EDA trabaja en estrecha colaboración con los equipos de tecnología de diseño de TSMC para abordar las necesidades mutuas de diseño de los clientes mediante la habilitación de nuevas características de la herramienta EDA que se alinean con la hoja de ruta de desarrollo de procesos avanzados de TSMC, así como la implementación de la metodología de diseño de TSMC en los flujos de referencia. A través de esta colaboración, TSMC y Siemens EDA permiten a los clientes mutuos alcanzar mejor su objetivo de PPA en un período de tiempo más corto.
Cartera de Siemens EDA IC | Prototipado y diseño | Verificación física | Diseño doble/multipatrón | Coincidencia de patrones | LVS | Extracción parasitaria | PERC | Integridad de energía y EM | Rellena¹ | Custom Design | Lugar y ruta | Simulación de circuito |
14 Clase Angstrom (A14) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | LIMPIADO | ✔ | LIMPIADO | ✔ | ||
16 Clase Angstrom (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||||
2 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ ² | ✔ | ✔ [3] | ✔ | ||
3nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ ² | ✔ | ✔ | ✔ | ||
4nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||
5nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||
7 nm/6 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | LIMPIADOR | ✔ | ✔ | |
16 nm/12 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |||
28 nm/22 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||||
45 nm/40 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |||||
65 nm/55 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ✔ | |||||
90nm | ✔ | ✔ | ✔ | ✔ | ● | ✔ | ||||||
0.13um/0.11um | ✔ | ✔ | ✔ | ✔ | ● | ✔ | ||||||
>=0,18 um | ✔ | ✔ | ✔ | ✔ | ● | ✔ | ||||||
Info_OS | ✔ | ✔ | ||||||||||
Info_pop | ✔ | ✔ |
✔: certificado; WIP: trabajo en progreso (a partir de julio de 2026)
[1]: El calibre SmartFill es POR (plan de registro) por debajo de 20 nm y el llenado ficticio por encima de 20 nm.
[2]: mPower Analog está completamente certificado, mientras que la certificación mPower Digital está trabajando en progreso para la última variante derivada de proceso.
[3]: El soporte de Aprisa 2nm para la última variante derivada de proceso es de acceso anticipado a partir de hoy. Actualmente trabaja con clientes de nivel 1 en tomas de producción N2.
●: Siemens proporcionaría archivos técnicos para aquellos nodos de proceso que aún no están certificados. Comuníquese con el equipo de producto de Aprisa para sus solicitudes.
Nuestra colaboración continua con TSMC ha dado como resultado con éxito la certificación automatizada del flujo de trabajo para su tecnología de integración InFO que forma parte del Tejido 3D plataforma. Para los clientes mutuos, esta certificación permite el desarrollo de productos finales innovadores y altamente diferenciados utilizando el mejor software EDA de su clase y tecnologías avanzadas de integración de envases líderes en la industria.
Nuestros flujos de trabajo automatizados de diseño Info_OS e Info_POP son ahora certificado por TSMC. Estos flujos de trabajo incluyen Innovator3D IC, HyperLynx DRC, y CALIBRE NMDRC tecnologías.
Según lo define TSMC, InFO es una innovadora plataforma tecnológica de integración de sistemas a nivel de oblea, que cuenta con RDL (capa de redistribución) de alta densidad y TIV (a través de InInfo Via) para interconexión de alta densidad y rendimiento para diversas aplicaciones, como computación móvil, de alto rendimiento, etc. La plataforma InFO ofrece varios esquemas de paquetes en 2D y 3D optimizados para aplicaciones específicas.
Info_OS aprovecha la tecnología InFO y presenta un ancho de línea RDL de 2/2µm de mayor densidad y espacio para integrar múltiples chiplets lógicos avanzados para aplicaciones de redes 5G. Permite los lanzamientos de almohadillas híbridas en SoC con un paso de E/S mínimo de 40 µm, un paso de protuberancia C4 Cu mínimo de 130 µm y > 2X información sobre el tamaño de la retícula en sustratos de >65 x 65 mm.
Info_POP, el primer paquete de ventilador de nivel de obleas 3D de la industria, cuenta con RDL de alta densidad y TIV para integrar AP móvil con apilamiento de paquetes DRAM para aplicaciones móviles. En comparación con FC_pop, Info_pop tiene un perfil más delgado y un mejor rendimiento eléctrico y térmico debido a que no hay sustrato orgánico y a la protuberancia C4.
Integra lógica y memoria en segmentación 3D, IA y HPC. Innovator3D IC crea, optimiza y administra un modelo 3D de todo el ensamblaje del dispositivo CoWOS.
Innovator3D IC crea, optimiza y administra un modelo gemelo digital 3D que impulsa el diseño detallado y la verificación.
Innovator3D IC optimiza y administra un modelo gemelo digital 3D que impulsa el diseño y luego la verificación con las tecnologías Calibre.
Tower Semiconductor ofrece tecnologías analógicas avanzadas y soluciones de fabricación para la vanguardia de las arenas más emocionantes y en crecimiento del mundo, como automotriz, de consumo, médico, industrial, aeroespacial y de defensa, entre otros. Tower Semiconductor se especializa en soluciones analógicas personalizadas para la fabricación de productos diferenciados, ofreciendo tecnologías de proceso de vanguardia que incluyen radiofrecuencia (RF), analógico de alto rendimiento (HPA), administración integrada de energía, sensores de imagen CMOS (CIS), sensores sin imagen (NIS) y CMOS de señal mixta, así como capacidades de sistemas microelectromecánicos (MEMS). Para complementar sus plataformas de tecnología avanzada, la Compañía también ofrece servicios de habilitación de diseño, proporcionando herramientas maduras y valiosas que permiten un ciclo de diseño rápido y preciso.
Cartera de Siemens EDA IC | Verificación física | LVS | Extracción parasitaria | PERC | Integridad de energía y EM¹ | Custom Design | Simulación de circuito |
45 nm | ✔ | ✔ | ✔ | ✔ | REQ. | ||
65 nm | ✔ | ✔ | ✔ | ✔ | REQ. | ✔ | |
0.13um | ✔ | ✔ | ✔ | ✔ | REQ. | ✔ | ✔ |
0,18 um | ✔ | ✔ | ✔ | ✔ | REQ. | ✔ | ✔ |
>=0,25 um | ✔ | ✔ | ✔ | ✔ | REQ. | ✔ | ✔ |
✔: certificado; REQ: por solicitud del cliente
[1]: mPower es compatible con todos los nodos a petición del cliente.
United Microelectronics Corporation (UMC) proporciona unión híbrida o troquel y obleas de alta calidad para la integración 3D IC.
Proporcionar servicios de fabricación de IC de alta calidad y diversas tecnologías especializadas para servir a todos los principales sectores de la industria electrónica.
Proporciona un kit de diseño de fundición para la verificación del ensamblaje de IC 3D y la extracción parasitaria utilizando las tecnologías Innovator3D IC Integrator y Calibre. Lea el comunicado de prensa para obtener más detalles.
Cartera de Siemens EDA IC | Verificación física | Diseño doble/multipatrón | LVS | Extracción parasitaria | PERC | Integridad de energía y EM | LFD | Rellena¹ | CAA | Custom Design | Simulación de circuito |
12 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ||||||
14nm | ✔ | ✔ | ✔ | ✔ | LIMPIAPARABRISAS | ✔ | ✔ | ||||
17nm | ✔ | ✔ | ✔ | ✔ | LIMPIADOR | LIMPIADOR | ✔ | ||||
22 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||||
28 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||
40nm | ✔ | ✔ | ✔ | REQ. | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |
65 nm/55 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |||||
90nm | ✔ | ✔ | ✔ | ✔ | |||||||
0.13um/0.11um | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |||||
0,18 um | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ |
✔: certificado; WIP: trabajo en curso; REQ: solo por solicitud de servicio
[1]: El calibre SmartFill es POR (plan de registro) por debajo de 20 nm y el llenado ficticio por encima de 20 nm.



