HyperLynx Design Rule Check

Las revisiones manuales de los diseños son, en el mejor de los casos, ineficientes. Enviamos los diseños para que los revisen personas que están trabajando simultáneamente en otros proyectos, programamos una fecha para una reunión y esperamos que la gente se presente con comentarios útiles después de una revisión cuidadosa. Pero, sinceramente, ¿con qué frecuencia ocurre eso realmente? Revisar los diseños visualmente es aburrido y propenso a errores, y la vida está llena de presiones más inmediatas. HyperLynx DRC sustituye estos procesos manuales por comprobaciones rápidas y exhaustivas de las normas eléctricas automatizadas que se realizan en tiempo real, por lo que no tiene que esperar días o semanas para recibir comentarios. Comprueba los diseños de forma precisa y cuantitativa y proporciona información precisa sobre cuál era el requisito de diseño, en qué casos el diseño se infringe y en qué medida. La DRC produce una lista detallada de posibles problemas de diseño, cada uno de los cuales se puede seleccionar para ampliar la vista de maquetación al punto en cuestión y resaltar el problema.

La DRC incluye más de 90 reglas parametrizables basadas en dominios que comprueban posibles problemas analógicos, EMI, de diseño de paquetes, integridad de la alimentación, integridad de la señal y de seguridad eléctrica basados en el cumplimiento. Muchas de las reglas son multifuncionales, por lo que se puede identificar una colección aún mayor de problemas de diseño. Configurar el análisis para un diseño en particular simplemente implica identificar las señales o las áreas que se van a comprobar y las normas que se deben aplicar.

Una vez que se ha identificado, revisado y se ha determinado que un posible problema requiere un cambio en el diseño, ese cambio tiene que comunicarse a los demás de forma rápida y concisa. HyperLynx DRC crea ShareLists que controlan automáticamente las herramientas de PCB para mostrar las áreas en cuestión desplazando y haciendo zoom en la pantalla. Esto permite comunicar las cuestiones con claridad y acelera el proceso de cambio de diseño para resolver una lista de problemas.

Además de la biblioteca de reglas integrada de la DRC, los usuarios pueden desarrollar sus propias reglas de control personalizadas en Python, aprovechando un conjunto integrado de objetos de diseño y funciones de automatización. El rápido y completo motor de análisis estructural 3D de la DRC le permite crear reglas para comprobar los requisitos de diseño complejos y patentados y denunciar las infracciones utilizando los mismos mecanismos de flujo de análisis, notificación e investigación cruzada que las normas suministradas con la DRC. La DRC también se puede automatizar de forma externa, por lo que, una vez que tenga las reglas y los parámetros que quiere utilizar, puede conducir a la DRC para que realice la comprobación por lotes de los diseños, lo que reduce aún más el tiempo de revisión del diseño y mejora la eficiencia.

La verificación posterior al diseño es una carrera contrarreloj. En cuanto un diseño está «completo», hay presión para publicar el diseño para la fabricación del prototipo, incluso antes de que se complete la verificación del diseño posterior al diseño. El modelado y la simulación tradicionales e integrales posteriores al diseño requieren mucho tiempo y experiencia, y son caros.

HyperLynx DRC es la primera fase de la exclusiva metodología de «verificación progresiva» de Siemens, que permite a los diseñadores encontrar el mayor número de posibles problemas con un diseño lo antes posible, con el menor tiempo y esfuerzo posible. La RDC puede encontrar problemas en minutos que pueden tardar días en solucionarse con la simulación, si es que los encuentran. No tiene sentido invertir tiempo, esfuerzo y dinero en realizar simulaciones complejas cuando hay problemas simples con el diseño que se pueden encontrar rápidamente. Realizar una revisión del diseño primero con la DRC permite a los usuarios encontrar y resolver esos problemas antes de pasar a procesos de verificación más complejos.