Tessent DefectSim es un simulador de defectos a nivel de transistor para circuitos analógicos, de señal mixta (AMS) y digitales sin escaneo. Mide la cobertura y la tolerancia a los defectos y es perfecto para circuitos integrados de gran volumen y alta fiabilidad.
Mejore la seguridad, la calidad y el tiempo de las pruebas de AMS. Tessent DefectSim sustituye a la evaluación manual de la cobertura de las pruebas en los circuitos AMS y genera datos objetivos para guiar las mejoras necesarias para cumplir con los estándares de seguridad funcional y de calidad y los objetivos de cobertura de las pruebas.
Basado en las técnicas de inyección de defectos a nivel de transistores utilizadas en el ATPG TestKompress Cell-Aware para circuitos digitales escaneables, DefectSim es adecuado para bloques de circuitos industriales que contienen cientos o miles de transistores.
Genere un resumen ejecutivo con la cobertura de defectos ponderada por probabilidad, el intervalo de confianza y una matriz con cada defecto y si lo detectó un error en el límite de la prueba o en una salida digital.
Reduzca drásticamente el tiempo total de simulación en comparación con la simulación de las pruebas de producción y las listas de redes de diseño extraídas de forma plana en el SPICE clásico en CPU paralelas.
Evaluamos Tessent DefectSim en varios circuitos integrados de automóviles y llegamos a la conclusión de que se trata de una solución altamente automatizada y flexible que guía las mejoras en las técnicas de prueba y diseño para las pruebas y nos permite mejorar de forma apreciable la cobertura de defectos de las pruebas analógicas.
Profundice en el papel de la simulación analógica de fallos en la seguridad funcional de la automoción y explore los desafíos, las aplicaciones, las ventajas y el impacto de la simulación analógica de fallos en el diseño de los chips y el cumplimiento de las normas de seguridad.
