Muchos equipos de desarrollo y clientes esperan que el rastreo del procesador sea una característica mínima de un SoC para que sus desarrolladores de software puedan capturar un registro de las instrucciones ejecutadas y poder utilizar para reconstruir la secuencia exacta de ejecución de su programa. En 2018, la comunidad RISC-V creó la especificación Efficient Trace (E-Trace) que garantizaría la compatibilidad en todo el ecosistema RISC-V, que incluía un esquema de codificación eficiente adecuado para los procesadores del siglo XXI. El eficiente esquema de codificación permite a los desarrolladores rastrear grandes cantidades de datos durante períodos de tiempo más largos, lo que permite a los desarrolladores entender el comportamiento de los programas, incluso en los sistemas multinúcleo más complejos. Tessent Embedded Analytics ofrece una solución RISC-V E-Trace líder del sector.

La participación de Siemens en RISC-V se remonta a 2016 y a los primeros días de la Fundación RISC-V (ahora RISC-V International); al principio participamos como UltraSoc, ahora como Siemens EDA. UltraSOC y Siemens hicieron contribuciones activas y amplias al desarrollo del ecosistema RISC-V, incluidas las principales contribuciones técnicas al estándar RISC-V Efficient Trace (E-TRACE). Nuestra participación continúa hoy en día a través del SIG de seguimiento de depuraciones y supervisión del rendimiento del RISC-V.

El RISC-V se diseñó originalmente para apoyar la investigación y la educación en arquitectura de ordenadores. El conjunto de instrucciones se inició en mayo de 2010 en la Universidad de California en Berkeley, en formato de código abierto.

Debido a su naturaleza de código abierto, los desarrolladores podían acceder a la arquitectura del procesador y modificarla sin derechos de licencia ni restricciones. Las empresas aprovecharon la oportunidad para innovar con componentes de hardware especializados para aplicaciones emergentes en un momento en que la demanda aumentaba exponencialmente, junto con problemas de seguridad y gestión de la energía. La capacidad de los SoC basados en RISC-V para gestionar datos y cálculos a gran escala ha sido particularmente atractiva para las empresas que trabajan en la IA, el almacenamiento de datos, el 5G, la automoción y la seguridad. Otras empresas están considerando el RISC-V como una solución para sistemas integrados de bajo coste, como dispositivos, sensores y actuadores de IoT periféricos.

La naturaleza modular de la arquitectura de conjuntos de instrucciones (ISA) del RISC-V permite a los diseñadores de chips personalizar sus dispositivos para diferentes mercados y aplicaciones seleccionando grupos de instrucciones (extensiones ISA). Uno de los grupos de extensiones de la ISA permite a los diseñadores de SoC y a sus clientes añadir sus propias instrucciones personalizadas para acelerar su aplicación, normalmente para acelerar las operaciones críticas o la densidad del código. Las instrucciones personalizadas del RISC-V proporcionan más invención y diferenciación a las empresas de muchos mercados altamente competitivos. Esta flexibilidad plantea algunos desafíos de verificación y validación para garantizar que la personalización no solo funciona, sino que no estropea nada más.

La especificación Efficient RISC-V Trace incluye las siguientes características obligatorias:

• Rastreo de instrucciones
• Interfaz de Hart a codificador
• Modo de rastreo de direcciones Delta
• Formato de paquetes eficiente

Las funciones opcionales (extensiones de la ISA) incluyen:

• Jubilación por instrucción múltiple
• Rastreo de datos
• Modo de excepción implícita
• Modo de salto inferible secuencial
• Modo de devolución implícita
• Modo de predicción de sucursales
• Saltar al modo de caché de objetivos
• Modo de dirección completa
• Compresión basada en signos
• Compresión de trazas de datos XOR
• Compresión diferencial de trazas de datos
• Filtrando
• Marcas horarias

El codificador de trazas mejorado Tessent de Siemens EDA incluye todas las funciones obligatorias y opcionales. También incluye:

• Trazado con precisión cíclica