Los diseñadores de sistemas en chip (SoC) e IP utilizan una amplia gama de soluciones VIP de memoria para I3C e I2C para garantizar la verificación integral y el cumplimiento del protocolo y la temporización. Avery Verification IP for Control/Serial Buses implementa un conjunto completo de modelos, comprobadores de protocolos y un conjunto de pruebas de cumplimiento en SystemVerilog y UVM 100% nativos.
Entregas
- BFM maestro y esclavo de I3c/I2c/SMBus
- Conjunto de pruebas de cumplimiento
- Guía del usuario