Skip to main content
Esta página se muestra mediante traducción automática. ¿Deseas ver el contenido en inglés?

¿Por qué Avery Verification IP for Control/Serial Buses?

Los diseñadores de sistemas en chip (SoC) e IP utilizan una amplia gama de soluciones VIP de memoria para I3C e I2C para garantizar la verificación integral y el cumplimiento del protocolo y la temporización. Avery Verification IP for Control/Serial Buses implementa un conjunto completo de modelos, comprobadores de protocolos y un conjunto de pruebas de cumplimiento en SystemVerilog y UVM 100% nativos.

Entregas

  • BFM maestro y esclavo de I3c/I2c/SMBus
  • Conjunto de pruebas de cumplimiento
  • Guía del usuario

¿Está listo para hablar con alguien hoy?

Estamos listos para responder a sus preguntas.

Envíenos un correo electrónico

Póngase en contacto con nuestro equipo de ventas: 1-800-547-3000 o 1-503-685-8000

Más información

Academia de Verificación

La Academia de Verificación proporciona las habilidades necesarias para desarrollar las capacidades del proceso de verificación funcional de una organización y proporciona un puente metodológico entre las propuestas de valor de alto nivel y los detalles de bajo nivel.

Blog Verification Horizons

Información y actualizaciones sobre conceptos, valores, normas, metodologías y ejemplos para ayudar a entender lo que pueden hacer las tecnologías avanzadas de verificación funcional y cómo aplicarlas de la manera más eficaz.

Verification Horizons

La publicación Verification Horizons ofrece conceptos, valores, metodologías y ejemplos para ayudar a entender lo que pueden hacer las tecnologías avanzadas de verificación funcional y cómo aplicarlas de la manera más eficaz.