Determinismo y repetibilidad
El determinismo y la repetibilidad en las operaciones de verificación del SoC reducen la incertidumbre, acortan el proceso de depuración y ayudan a identificar antes los intrincados problemas de diseño.
La emulación en circuito da confianza a los usuarios al permitir la ejecución de escenarios del mundo real antes de la grabación. Sin embargo, los flujos base del ICE requieren una configuración de hardware físico durante la ejecución de la emulación. Esto restringe la portabilidad de las bases de datos de diseño y limita la colaboración, la visibilidad y la accesibilidad entre los miembros del equipo. Veloce De-ice supera los desafíos de depuración basados en el hielo al ofrecer:
El determinismo y la repetibilidad en las operaciones de verificación del SoC reducen la incertidumbre, acortan el proceso de depuración y ayudan a identificar antes los intrincados problemas de diseño.
Introduce un nivel de flexibilidad y accesibilidad que antes no estaba disponible. Diseñe las bases de datos, pase a ser portátil y simplifique la colaboración.
Habilite funciones de Veloce, como las afirmaciones, la cobertura, el análisis de energía y el enlace de códigos, que son capacidades que no son factibles en una configuración de ICE.
La aplicación Veloce De-ICE permite a los ingenieros inculcar el determinismo y la repetibilidad en las configuraciones ICE dinámicas, garantizando que la verificación del SoC coherente y fiable se ejecute ciclo a ciclo. Al habilitar sin problemas las funciones de depuración de simulación en el entorno ICE dinámico, la aplicación De-ICE abre la puerta a metodologías de depuración avanzadas, incluida la verificación basada en afirmaciones y la supervisión de protocolos.

La aplicación Veloce De-ICE elimina la dependencia de una configuración física del hardware ICE durante la reproducción, lo que hace que las bases de datos de diseño sean portátiles y simplifica la colaboración. Introduce un nivel de flexibilidad y accesibilidad que antes no estaba disponible, libera a los ingenieros de las restricciones de las configuraciones de hardware específicas y fomenta un entorno de desarrollo de SoC más ágil y colaborativo.
