Skip to main content
Esta página se muestra mediante traducción automática. ¿Deseas ver el contenido en inglés?
FUNCIONES CLAVE

Catapult Formal

Las aplicaciones centradas en HL son compatibles con los complementos con los flujos de RTL y los principios de la UVM existentes, y tienen como objetivo:

  • Compruebe el diseño para ver comportamientos indefinidos
  • Lograr el cierre de la cobertura
  • Detectar errores de configuración que cambian el comportamiento del diseño
  • Compruebe la exactitud de la implementación
  • Detectar diferencias con la búsqueda de errores

Catapult Design Checker ofrece varios modos de comprobación estática y formal con varios botones que reducen la necesidad de verificar su diseño mediante simulaciones. Los problemas de codificación, las ambigüedades de las fuentes de diseño, los problemas de QoR y las fuentes de posibles desajustes entre HLS C++/SystemC y RTL se detectan rápidamente y se proporcionan comentarios sobre el origen y la causa.

Diseñe una interfaz de comprobador con iconos de marcas de verificación, cruz y signo de interrogación en un diseño gráfico vectorial.

Catapult Formal Assert es una aplicación de verificación formal integrada con Catapult HLS. Las afirmaciones escritas en C-Source se evaluarán con potentes solucionadores formales que proporcionen una respuesta rápida, tiempos de espera y estrategias de resolución configurables y un entorno de depuración sólido. Afirmar, suponer y portada son compatibles. Los contraejemplos crean un banco de pruebas de nivel C y una configuración de gdb predeterminada, así como un depurador gráfico de formas de onda Visualizer de SEDA.

Un icono formal y asertivo con la cabeza y el cuerpo de una persona de pie.

Catapult On-Demand Training

La biblioteca de formación bajo demanda de Catapult High-Level Synthesis (HLS) contiene un conjunto de itinerarios de aprendizaje con módulos para introducir a los ingenieros en el HLS y la verificación de alto nivel.

Grupo de síntesis y verificación de alto nivel

Un grupo para analizar los puntos más sutiles del diseño y la verificación mediante las herramientas EDA, HLS y HLV de Siemens. Únase al debate sobre nuevos temas, reportajes, contenido y expertos técnicos.

HL Libs

Un conjunto abierto y gratuito de bibliotecas implementadas en C++ estándar para un diseño de hardware y software con precisión de bits. Es una comunidad abierta para el intercambio de conocimientos y propiedad intelectual para HLS que se puede utilizar para acelerar tanto la investigación como el diseño.

Blog de diseño y verificación de HLS

Blog que cubre las metodologías y técnicas de diseño y verificación de síntesis de alto nivel (HLS) de próxima generación.

Soporte de catapulta

Acceda a documentación detallada, publicaciones, recursos y mucho más.

Consultoría EDA

Le ayudamos a lograr el máximo impacto empresarial al abordar los complejos desafíos tecnológicos y empresariales con una combinación única de experiencia en desarrollo y diseño y conocimientos metodológicos.