Skip to main content
Αυτή η σελίδα εμφανίζεται με χρήση αυτόματης μετάφρασης. Προβολή στα Αγγλικά;

Ανάλυση διεπαφών DDR

Σχεδιασμός και επαλήθευση DDRx

Το HyperLynx εκτελεί ενσωματωμένη ανάλυση ακεραιότητας σήματος και χρονισμού για διεπαφές διπλού ρυθμού δεδομένων (DDR), επαληθεύοντας την ποιότητα σήματος, την κλίση και τις απαιτήσεις χρονισμού. Η αυτοματοποιημένη εξαγωγή διάταξης, η μοντελοποίηση 3D EM και οι προηγμένες τεχνικές προσομοίωσης υποστηρίζουν ανάλυση ισχύος και εφαρμογές DDR5.

Προσομοίωση σχεδιασμού DDRx που δείχνει προσομοίωση DDR4 PCB.

Ανάλυση διεπαφών DDR

Οι διεπαφές DDR περιέχουν πολλαπλές ομάδες σημάτων, καθεμία με μοναδικές απαιτήσεις ποιότητας σήματος. Έχουν επίσης σχετικές σχέσεις χρονισμού μεταξύ ομάδων σήματος που πρέπει να ικανοποιηθούν. Όλα τα σήματα σε όλες τις ομάδες πρέπει να αναλυθούν για να διασφαλιστεί ότι ο σχεδιασμός θα λειτουργήσει όπως προβλέπεται. Στην εικόνα που φαίνεται εδώ, υπάρχουν πάνω από 64 σήματα, όπως ρολόι, εντολή/διεύθυνση, δεδομένα, στροβοσκόπιο δεδομένων και κατάσταση. Ένα πρόβλημα ποιότητας σήματος ή χρονισμού με οποιοδήποτε σήμα έχει τη δυνατότητα να καταστήσει ολόκληρη τη διεπαφή μη λειτουργική.

Ευτυχώς, οι διεπαφές DDR σχετίζονται με προδιαγραφές JEDEC που τεκμηριώνουν τις απαιτήσεις διεπαφής - αλλά μόνο για την πλευρά DRAM της διεπαφής. Το JEDEC δεν καθορίζει απαιτήσεις σήματος εισόδου/εξόδου ελεγκτή ή χρονισμού, επομένως διαφορετικοί ελεγκτές θα έχουν μοναδικές συμπεριφορές που πρέπει να ληφθούν υπόψη κατά την ανάλυση. Για παράδειγμα, οι ελεγκτές ενδέχεται να εκτελούν deskewing σε βάση διεπαφής, byte, nibble ή μεμονωμένων bit - ή καθόλου.

Η διασφάλιση ότι μια διεπαφή θα λειτουργήσει απαιτεί τη διασφάλιση ότι πληρούνται οι απαιτήσεις ποιότητας σήματος και χρονισμού για όλα τα σήματα και τις σχέσεις μεταξύ ομάδων, συμπεριλαμβανομένων των συμπεριφορών που σχετίζονται με τον ελεγκτή. Αυτό απαιτεί προσομοίωση όλων των σημάτων και δεδομένων κυματομορφής μετά την επεξεργασία για την εξαγωγή μετρήσεων των ματιών και τη διασύνδεση χρόνων πτήσης για χρήση κατά τους υπολογισμούς χρονισμού. Η εκτέλεση αυτής της ανάλυσης για μια πλήρη διεπαφή DDR είναι δύσκολη, καθώς υπάρχουν δεκάδες σήματα που εμπλέκονται. Στην ιδανική περίπτωση, αυτή η ανάλυση θα πρέπει να είναι πλήρως αυτοματοποιημένη, λόγω της πολυπλοκότητας και του αριθμού των βημάτων ανάλυσης που εμπλέκονται.

DDR design and verification analyzing DDR4 and DDR5 interfaces calculating JEDEC specs shown as a screen shot from HyperLynx.

Αυτοματοποιημένη επαλήθευση πλήρους διεπαφής μετά τη διάταξη

Computer interface with graphs, charts, and data visualizations on multiple screens

Το HyperLynx αυτοματοποιεί πλήρως την επαλήθευση DDR πλήρους διεπαφής μετά τη διάταξη συνδυάζοντας την αυτοματοποιημένη εξαγωγή τοπολογίας διάταξης με προηγμένη προσομοίωση με γνώμονα πρωτόκολλο DDR, ολοκληρωμένη μετεπεξεργασία κυματομορφής και δημιουργία αναφορών.

Η επαλήθευση HyperLynx DDR προσφέρει πολλαπλά επίπεδα ακρίβειας μοντελοποίησης διάταξης, επιτρέποντάς σας να ενεργοποιήσετε/απενεργοποιήσετε διαφορετικά φυσικά φαινόμενα για να εξακριβώσετε τις επιμέρους επιπτώσεις τους στη συνολική απόδοση του συστήματος. Οι αυτοματοποιημένες ροές ανάλυσης είναι πλήρως ενσωματωμένες με το HyperLynx Advanced Solvers, παρέχοντας ακριβή μοντελοποίηση μη ιδανικών διαδρομών επιστροφής, κοινή χρήση ρεύματος επιστροφής και τις επιπτώσεις του ταυτόχρονου θορύβου μεταγωγής (SSN). Το καλύτερο από όλα, η μοντελοποίηση διάταξης είναι πλήρως αυτοματοποιημένη - απλώς καθορίστε τα σήματα ενδιαφέροντος, τα κριτήρια για την εξέταση των σημάτων ως επιτιθέμενων - και το HyperLynx κάνει τα υπόλοιπα.

Η επαλήθευση μετά τη διάταξη του HyperLynx DDR εκτελεί ανάλυση ειδικά για το πρωτόκολλο με βάση την επιλεγμένη τεχνολογία DRAM και τα χαρακτηριστικά του ελεγκτή, δημιουργώντας μια λεπτομερή αναφορά HTML που σας λέει τι πέρασε, τι απέτυχε και κατά πόσο.

Ανάλυση σχεδιασμού πριν από τη διάταξη

HyperLynx DDR pre-layout PCB design analysis showing proposed layout and analysis for a subset of trace signals.

Μόλις καθοριστεί μια κατάλληλη στρατηγική δρομολόγησης, οι περιορισμοί μπορούν να καταγραφούν γραφικά και να οδηγηθούν αυτόματα στη διάταξη.

Καθώς οι ταχύτητες DDR αυξάνονται, τα περιθώρια τάσης και χρονισμού συνεχίζουν να μειώνονται, καθιστώντας επιτακτική την διεξοδική διερεύνηση του χώρου σχεδιασμού με προσομοίωση πριν ξεκινήσει η διάταξη. Οι περισσότερες μεθοδολογίες ανάλυσης DDR επικεντρώνονται σχεδόν αποκλειστικά στην ανάλυση πριν από τη διάταξη, όπου αναλύονται μια χούφτα σήματα για να αντιπροσωπεύουν τον τρόπο απόδοσης της πλήρους διεπαφής.

Κατά τη διάρκεια της ανάλυσης πριν από τη διάταξη, είναι εξαιρετικά σημαντικό να μοντελοποιήσετε το σχέδιο καθώς θα κατασκευαστεί στην πραγματικότητα αντί για μια ιδεαλιστική αναπαράσταση που δεν μπορεί πρακτικά να σχεδιαστεί ή να κατασκευαστεί. Το HyperLynx είναι στενά ενσωματωμένο με το λογισμικό Z-Planner (TM) του Z-Zero για να διασφαλίσει ότι τα χαρακτηριστικά στοίβαξης και ίχνους σχεδιασμού αντιπροσωπεύουν μια φυσική πραγματικότητα που μπορεί να πραγματοποιηθεί με έναν συγκεκριμένο κατασκευαστή.

Η ανάλυση πριν από τη διάταξη είναι μια διαδραστική διαδικασία, όπου οι σχεδιαστές δημιουργούν μια προτεινόμενη τοπολογία διάταξης, εκτελούν ανάλυση, εξετάζουν τα αποτελέσματα και επαναλαμβάνουν. Είναι σημαντικό η διαδικασία ανάλυσης να αναφέρει τα περιθώρια τάσης και χρονισμού του σχεδιασμού, καθώς θα μετρηθούν πραγματικά στο πλαίσιο του συστήματος. Η ανάλυση προδιάταξης του HyperLynx βασίζεται στον σχηματικό επεξεργαστή LineSim, ο οποίος επιτρέπει στους σχεδιαστές να διερευνήσουν τα αποτελέσματα της σειράς δρομολόγησης, του τερματισμού, των επιπέδων δρομολόγησης, μέσω γεωμετριών και μήκους/γεωμετρίας/απόστασης ίχνους στην απόδοση του σχεδιασμού τους.

Ενοποιημένη ανάλυση προδιάταξης και μετά τη διάταξη

Η ανάλυση πριν από τη διάταξη ορίζει ένα σύνολο οδηγιών διάταξης που θα πρέπει να επιτρέπουν σε ένα σύστημα να λειτουργεί σωστά, εάν η εξερεύνηση πριν από τη διάταξη ήταν ολοκληρωμένη και οι κανόνες διάταξης ακολουθήθηκαν πλήρως. Η επαλήθευση μετά τη διάταξη αναλύει τη συμπεριφορά του σχεδίου όπως ήταν στην πραγματικότητα σχεδιασμένο, εντοπίζοντας περιπτώσεις όπου οι οδηγίες δεν ακολουθήθηκαν σωστά ή απλά δεν ήταν αρκετά περιεκτικές.

Και οι δύο μορφές ανάλυσης είναι σημαντικές. Η εξερεύνηση πριν από τη διάταξη βοηθά στη βελτιστοποίηση των προσπαθειών διάταξης και στην αποφυγή υπερβολικής επανεπεξεργασίας. Η επαλήθευση μετά τη διάταξη διασφαλίζει ότι ο σχεδιασμός είναι έτοιμος για επαλήθευση πρωτοτύπου και δεν περιέχει προβλήματα που θα το κάνουν να αποτύχει στο εργαστήριο, όπου ο εντοπισμός σφαλμάτων, η ενημέρωση και η ανακατασκευή είναι χρονοβόρα και δαπανηρά.

Η εξερεύνηση πριν από τη διάταξη καθορίζει προσδοκίες για το πώς θα λειτουργήσει ο σχεδιασμός και ποια θα είναι τα λειτουργικά περιθώρια. Η επαλήθευση μετά τη διάταξη πρέπει να εκτελεί την ίδια αναλυτική διαδικασία και να αναφέρει αποτελέσματα με τον ίδιο τρόπο όπως η εξερεύνηση πριν από τη διάταξη, έτσι ώστε τα δύο σύνολα αποτελεσμάτων να μπορούν να συγκριθούν εύκολα. Στην ιδανική περίπτωση, η διαδικασία ανάλυσης θα πρέπει να είναι πλήρως αυτοματοποιημένη, λόγω της πολυπλοκότητας και του αριθμού των βημάτων της διαδικασίας. Αυτό ακριβώς κάνει η ανάλυση HyperLynx DDR - χρησιμοποιήστε την ίδια αυτοματοποιημένη ροή ανάλυσης που αναφέρει τα ίδια αποτελέσματα στην ίδια μορφή - έτσι ώστε τυχόν ζητήματα που προέκυψαν κατά τη διάταξη να μπορούν να απομονωθούν και να επιλυθούν γρήγορα.

HyperLynx Pre-layout analysis software image showing optimization and verification of signals.

Περιεκτική αναφορά αποτελεσμάτων προσομοίωσης

Software interface with graphs, charts, and data tables displaying financial or analytical information

Η ανάλυση HyperLynx DDR παράγει μια ολοκληρωμένη αναφορά που απαριθμεί τα σήματα που αναλύθηκαν και δείχνει τι πέρασε, τι απέτυχε και κατά πόσο.

Τα αποτελέσματα παρουσιάζονται σε υπερσυνδεδεμένη μορφή HTML οργανωμένη από καρτέλες, οι οποίες περιλαμβάνουν ανάγνωση δεδομένων, εγγραφή δεδομένων, διεύθυνση/εντολή, διαφορικά σήματα, λοξότητα DQ/DQS και διαγράμματα ματιών. Μια ξεχωριστή καρτέλα περίληψης συγκεντρώνει τη συνολική αναφορά σε έναν κύριο πίνακα αποτελεσμάτων. Κάθε καρτέλα της αναφοράς εμφανίζει τις απαιτούμενες και μετρημένες τιμές για τις παραμέτρους JEDEC και τις συγκεκριμένες παραμέτρους του ελεγκτή, μαζί με υπερσυνδέσμους που επιτρέπουν στους χρήστες να βλέπουν λεπτομέρειες μέτρησης σε ένα διαδραστικό πρόγραμμα προβολής κυματομορφών. Τα αποτελέσματα μπορούν να φιλτραριστούν και να ταξινομούνται, επιτρέποντας στους σχεδιαστές να προσδιορίσουν γρήγορα τις ελάχιστες/μέγιστες τιμές και να απομονώσουν προβληματικές περιοχές.

Ένα ξεχωριστό, διαδραστικό πρόγραμμα προβολής διαγραμμάτων ματιών παρουσιάζει σημαντικά αποτελέσματα από την αναφορά σε μορφή πίνακα, επιτρέποντας στα σχέδια να σχεδιάσουν ένα διάγραμμα ματιών επιλέγοντας μια σειρά σήματος στον πίνακα. Ο πίνακας μπορεί να φιλτράρεται και να ταξινομείται, παρόμοιο με την αναφορά HTML. Η κατάλληλη μάσκα ματιών για συγκεκριμένο πρωτόκολλο μπορεί να εμφανιστεί για να δείξει τα περιθώρια τάσης και χρονισμού του σήματος.

Προηγμένη ανάλυση DDR με γνώμονα το πρωτόκολλο

Η ανάλυση DDR πλήρους διεπαφής είναι μια πολύπλοκη διαδικασία που αφορά το πρωτόκολλο και τη συσκευή. Η ακριβής αναλυτική διαδικασία, οι μετρήσεις κυματομορφής και ο υπολογισμός χρονισμού διαφέρουν ανάλογα με την τεχνολογία DRAM και τον ελεγκτή που χρησιμοποιείται. Το HyperLynx κατανοεί τις απαιτήσεις πρωτοκόλλου για τεχνολογίες DDR-2,3,4,5 και LPDDR-2,3,4,5, συμπεριλαμβανομένων των αποθηκευμένων (καταχωρημένων) μνήμων DDR5. Το HyperLynx χρησιμοποιεί έναν συνδυασμό μοντέλων χρονισμού και επιλογών ρύθμισης οδηγού ανάλυσης για να καθορίσει τις δυνατότητες του ελεγκτή και τον τρόπο διαμόρφωσης της ανάλυσης. Οι δυνατότητες του Controller που καθορίζονται μέσω του οδηγού ανάλυσης περιλαμβάνουν χρονισμό διευθύνσεων 1T/2T, ισοπέδωση ανάγνωσης και εγγραφής, ρύθμιση δυναμικού τερματισμού, δυνατότητες διαγραφής DQ/DQS και πολλά άλλα.

Καθώς οι ρυθμοί δεδομένων αυξάνονται, οι αλληλεπιδράσεις μεταξύ σημάτων και του δικτύου παροχής ισχύος (PDN) γίνονται πιο σημαντικές και μπορούν να καταναλώσουν ένα σημαντικό μέρος του διαθέσιμου λειτουργικού περιθωρίου του σχεδιασμού. Η μοντελοποίηση αυτών των εφέ απαιτεί ένα ακριβές μοντέλο προσομοίωσης για το συνδυασμένο δίκτυο παροχής σήματος/ισχύος. Η ανάλυση HyperLynx DDR ενσωματώνεται απρόσκοπτα με τον υβριδικό λύτη HyperLynx Advanced Solvers για τη δημιουργία αυτών των μοντέλων προσομοίωσης. Με την ανάλυση Power-Aware, τα αποτελέσματα των μη ιδανικών διαδρομών επιστροφής σήματος, της κοινής χρήσης ρεύματος διαδρομής επιστροφής και του ταυτόχρονου θορύβου μεταγωγής μπορούν να συμπεριληφθούν επιλεκτικά ή να αποκλειστούν από την ανάλυση, επιτρέποντας τον ποσοτικό προσδιορισμό του μεγέθους της επίδρασής τους στα περιθώρια λειτουργίας.

Η μνήμη DDR5 αντιπροσωπεύει ένα εντελώς νέο κεφάλαιο στη μοντελοποίηση και προσομοίωση DDR, λόγω της συμπερίληψης κυκλωμάτων εξισορρόπησης στους δέκτες συσκευών. Αυτό απαιτεί μια νέα γενιά μοντέλων προσομοίωσης DDR5 (IBIS-AMI) και τεχνικές προσομοίωσης. Επιπλέον, το DDR5 επιβάλλει τον υπολογισμό των περιθωρίων ματιών σε πιθανότητες 1e-16, κάτι που δεν είναι δυνατό με συμβατικές τεχνικές προσομοίωσης DDR. Το HyperLynx υποστηρίζει πλήρως μοντέλα προσομοίωσης DDR5 IBIS-AMI με τις πιο πρόσφατες δυνατότητες και υποστηρίζει πολλαπλές μεθόδους προσομοίωσης για την παροχή διαφορετικών αντισταθμίσεων μεταξύ ταχύτητας και ακρίβειας προσομοίωσης. Το HyperLynx επιτρέπει επίσης τη χρήση μοντέλων IBIS-AMI με αναλογικά προγράμματα οδήγησης μονής άκρης που έχουν ποικίλες αντιστάσεις αύξησης/πτώσης και ρυθμούς άκρων - κάτι που δεν είναι εγγενώς μέρος της ίδιας της προδιαγραφής IBIS-AMI.

HyperLynx DDR4 and DDR5 screen shot showing protocol analysis and timing calculations for a DRAM chipset.

Η προηγμένη ανάλυση DDR5 της HyperLynx υποστηρίζει ταυτόχρονη μοντελοποίηση ασυμμετρίας ανόδου και πτώσης και υπολογισμό αποτελεσμάτων έως 1e-16, ικανοποιώντας τις πιο αυστηρές απαιτήσεις της προδιαγραφής DDR5.

Σχεδιασμός & Επαλήθευση DDRx

Resources