Verbessern Sie die Testbarkeit von Designs, reduzieren Sie die Anzahl der Muster und minimieren Sie Unterbrechungen der RTL2GDSII-Designabläufe mit den fortschrittlichen DFT-Funktionen in Tessent RTL Pro. Bearbeiten und schreiben Sie RTL und behalten Sie dabei das Aussehen und Gefühl dessen bei, was eingelesen wurde, um Änderungen zwischen Designs vor und nach dem Einfügen von DFT leicht vergleichen zu können.
Bauen Sie auf den RTL-Bearbeitungsfunktionen von Tessent mit RTL Pro auf, was es Designern ermöglicht, modernste Tools zu nutzen, um ihren Shift-Links-Druck fortzusetzen, sodass VersaPoint- und LBIST-OST-Testpunkte in die Design-RTL eingefügt werden können.
Verwenden Sie weiterhin Synthese- und Verifikationstools von Drittanbietern, um die hinzugefügte DFT-Logik während der Synthese zu optimieren, sodass nur das Einfügen von Scans auf Gate-Ebene durchgeführt werden muss. Die eingefügte Logik ist RTL; das Ausgabedesign bleibt RTL.
Fügen Sie die X-Bounding- und VersaPoint-Testpunkttechnologie in das RTL-Design ein, um die Abdeckung zu verbessern und die Anzahl der Muster zu reduzieren.
Verwenden Sie dieselbe RTL für Synthese und Verifikation, um die Leistung zu verbessern und die Konstruktionszeit zu verkürzen. Das Schreiben von RTL mit eingefügtem Text ermöglicht es Synthesetools, die DFT-Logik zu optimieren. Verifizierungstools arbeiten schneller, wenn sie mit RTL verwendet werden.
Automatisieren Sie die Analyse und das Einfügen von Testpunkten, Wrapper-Zellen und X-Begrenzungslogik zu einem früheren Zeitpunkt im Entwurfsablauf, auf RTL-Ebene. Tessent RTL Pro verarbeitet komplexe Verilog- und SystemVerilog-Konstrukte und behält das Erscheinungsbild des ursprünglichen RTL-Designs bei. Die resultierende RTL-Ausgabe vereinfacht den Ablauf nachgelagerter Tools, sodass die Synthese die Testlogik berücksichtigen kann, die dem Design hinzugefügt wurde.
Tessent RTL Pro baut auf den marktführenden DFT-Tools von Tessent auf und bietet einzigartige Funktionen, mit denen Kunden die Bearbeitungszeit für Designs verkürzen und die Markteinführungszeit verkürzen können. Erfahren Sie in diesem Whitepaper mehr darüber, wie.
Geschäftskritische Anwendungen in Märkten wie Transport und medizinischen Geräten erfordern eine höhere Gesamtqualität der Herstellungstests, aber das bedeutet oft mehr Testmuster, Datenvolumen und längere Testzeiten.
Um auf dem heutigen Halbleitermarkt wettbewerbsfähig zu sein, müssen integrierte, skalierbare und flexible Lösungen eingeführt werden, um die DFT-Implementierungszeit, die Testkosten und die Markteinführungszeit zu reduzieren.
Die Implementierung der anspruchsvollsten DFT-Aufgaben wird durch die bewährte und weit verbreitete Automatisierung vereinfacht, die in den Produkten von Tessent verfügbar ist. Dieses Whitepaper beschreibt die grundlegenden Komponenten einer RTL-basierten hierarchischen DFT-Methode.
