Tessent Embedded Boundary Scan
Dieses Video zeigt den Implementierungsablauf von Tessent Boundary Scan (1149.1) auf der obersten Ebene und Tessent Embedded Boundary Scan auf der physischen Blockebene in Tessent Shell.
Auf die BoundaryScan-Logik von Tessent kann während der gesamten Lebensdauer des ICs zugegriffen werden, einschließlich Herstellungstests auf allen Verpackungsebenen, Silizium-Debugging und Systemverifizierung zur Erkennung von Defekten vor dem Versand, wodurch die Kosten für den Support vor Ort gesenkt und die Kundenzufriedenheit erhöht werden.
Generiert automatisch den RTL-Code für den TAP-Controller und die Boundary-Scan-Zellen und integriert ihn in das Design-RTL. Generiert Skripte für die Logiksynthese, Simulationsprüfstände und Testmuster für Fertigungstests.
Tessent Boundary Scan unterstützt benutzerdefinierte Boundary-Scan-Zellen nach IEEE 1149.1 und kontaktlose I/O-Tests und bietet eine Option für 1149.6 Boundary-Scan-Unterstützung.
Verbindet automatisch IJTAG-Netzwerke und Instrumente mit dem neu eingefügten TAP-Controller und generiert daraus resultierende Instrument Connectivity Language-Dateien. I/O-Tests werden im PDL-Format (Procedural Description Language) generiert.
Dieses Video zeigt den Implementierungsablauf von Tessent Boundary Scan (1149.1) auf der obersten Ebene und Tessent Embedded Boundary Scan auf der physischen Blockebene in Tessent Shell.

In weniger als fünf Minuten zeigt das Video, wie man Tessent IJTAG verwenden kann, um eine BSDL-Datei (Boundary Scan Description Language) einfach in das entsprechende ICL-Dateiäquivalent (Instrument Connectivity Language) zu konvertieren.

Dieses Video zeigt die Verwendung von Boundary-Scan als komprimierte oder unkomprimierte Kette während des ATPG, sodass nicht alle Pins des zu testenden Geräts (DUT) kontaktiert werden müssen.

Erfahren Sie, wie Sie MIST, BoundaryScan, IJTAG, Scan Insertion und TestKompress in Ihr Design implementieren, um mit mehreren Tessent-Tools eine hohe Testqualität zu erzielen.