Solido Design Environment is a comprehensive simulation environment including artificial intelligence-enabled variation-aware design and verification.
It works on all types of designs, including standard cells, memories, custom analog/digital, and mixed-signal designs.
Die branchenweit führende KI-gestützte Designumgebung, entwickelt für die anspruchsvollsten Herausforderungen bei der kundenspezifischen IC-Verifizierung. Es bietet eine Reihe von in Silizium erprobten Tools für nominale, variations- und layoutabhängige Analysen und Verifikationen, die eine robuste Schaltungsleistung, Ausbeute und Zuverlässigkeit gewährleisten.
•Eine Lösung für nominale, variations- und layoutbewusste Analysen und Verifizierungen
•Unterstützt Simulatoren und Designumgebungen von Drittanbietern für volle Flexibilität
•Mehrfach verwendbare Modelle: GUI oder Batch-Modus
„Die Genauigkeit der Überprüfung und die Bearbeitungszeit sind Schlüsselfaktoren in unserem Designablauf, während wir die nächste Generation der Speichertechnologie entwickeln. Die Solido Design Environment-Software von Siemens lieferte eine brutale, präzise Variationsanalyse in Verbindung mit einer leistungsstarken und einfach zu bedienenden Entwurfsoptimierung, was die Zeit, die wir vom ersten Entwurf bis zur Produktion benötigen, erheblich reduziert hat.“
Herr Do Chang-Ho, SK Hynix Inc.
„Die Solido Design Environment-Software ist ein klares Beispiel dafür, wie Siemens EDA seinen Benutzern zuhört und Lösungen entwickelt, die es den Benutzern ermöglichen, bessere Ergebnisse zu erzielen. Unsere Designer verwenden die Solido Design Environment-Software als ihre Simulationsumgebung, wenn sie hochmoderne, rauscharme, hochauflösende, ultraschnelle CMOS-Bildsensoren für eine Vielzahl von Anwendungen wie Kinematografie, maschinelles Sehen, Automobiltechnik, AR/VR und mehr entwerfen. Wir hatten aufgrund der produktivitätssteigernden Design-Workflows, der intuitiven Ergebnisvisualisierung und des exzellenten Benutzersupports eine herausragende Erfahrung mit der Lösung.“
Sam Bagwell, Forza Silicon (AMETEK, Inc.)
“For STMicroelectronics’ non-volatile memory team, the ability to relate layout insight directly to electrical behavior is critical. Rather than discovering layout dependent effects late in the process, Solido Layout Analyzer brings this analysis earlier into the flow, improving design confidence and helping cut down the time we spend debugging complex design blocks by weeks. We are planning to test and validate the advantages in our on-going design activity.”
Gianbattista Lo Giudice, STMicroelectronics
In diesem Artikel wird beschrieben, wie die Ingenieure von GlobalFoundries die Solido Design Environment (Solido DE) verwendet haben, um zu zeigen, dass die mit der vorgeschlagenen neuartigen Methode vorhergesagten SRAM-Bitfail-Zahlen eng mit den Silizium-Daten übereinstimmen.
