Arbeiten Sie effizienter, entwickeln Sie komplexere Tests und arbeiten Sie an komplexeren Topologien, wie Multipath- und Multilink-Lösungen. Holen Sie sich maximale Produktivität und Flexibilität für die Überprüfung von Blocklevel-, Subsystem- und System-on-Chip (SoC) -Designs.

Unsere umfassende Verifizierungslösung verfügt über eine fortschrittliche UVM-Umgebung (Universal Verification Methodology), die eingeschränkte zufällige Traffic-Generierung, robuste Paket-, Link- und Physical-Layer-Kontrollen und Fehlerinjektion, Protokollprüfungen und -abdeckung, funktionale Abdeckung, protokollanalyserähnliche Funktionen für Debugging und Leistungsanalyse-Metriken umfasst.

Avery Compliance Test Suites (CTS) bieten effektive Kerntests auf Chip-Ebene, einschließlich solcher, die in Compliance-Workshops verwendet werden, sowie erweiterte Tests, die von Avery entwickelt wurden, um die Spezifikationsmerkmale abzudecken.

Webinar ansehen