Ein umfassendes Portfolio an Speicher-VIP-Lösungen für I3C und I2C wird von System-on-Chip- (SoC) und IP-Designern verwendet, um eine umfassende Überprüfung sowie die Einhaltung von Protokoll- und Timing-Anforderungen sicherzustellen. Avery Verification IP for Control/Serial Buses implementiert einen kompletten Satz von Modellen, Protokollprüfern und Compliance-Testsuiten in 100% nativem SystemVerilog und UVM.
Lieferbestandteile
- I3C/I2C/SMBus-Master- und -Slave-BFMs
- Testsuite für Compliance
- Benutzerleitfaden