PowerPro Guided Power Optimization

In der frühen Phase von RTL, wenn funktionale Vektoren verfügbar sind, helfen die mikroarchitektonischen und kombinatorischen Redundanzen von PowerPro den Benutzern, Stromfehler zu identifizieren, zu quantifizieren und zu beheben. Die Funktionsanalyse-Engine von PowerPro findet redundante Schalter im Design, die zu Energieverschwendung führen können, und schlägt Korrekturen vor, um die Ursache solcher redundanten Umschaltungen zu lokalisieren oder die Logik umzustrukturieren, um verschwendete Schalter zu vermeiden.

Die frühen Entwurfsprüfungen von PowerPro sind anwendungsfallunabhängige Prüfungen, die auf einer statischen RTL-Analyse basieren und sehr früh im Designzyklus durchgeführt werden können. Indem Sie Power Lint auf RTL ausführen, können tief hängende Probleme erkannt und im Voraus behoben werden. Zu den frühen Entwurfsprüfungen gehören Abdeckungsprüfungen, die bestimmen, wie viele der Designregister, Speicher, Makros, Datenoperatoren usw. gesperrt sind. Integriertes Clock Gating oder ICG-Prüfungen ermöglichen es dem RTL-Designer, zu beurteilen, ob die vorhandenen ICG-Zellen im Design aus struktureller oder funktionaler Sicht überflüssig sind. Darüber hinaus helfen Konnektivitätsprüfungen Benutzern, unerwünschte Logik zu entfernen, die möglicherweise schwebt oder unbenutzt ist.

Frühe Entwurfsprüfungen laufen extrem schnell ab und können verwendet werden, um Codierungsrichtlinien für Designteams mit geringem Stromverbrauch zu entwickeln. Sie können leicht auf Regressionen ausgedehnt werden und können hilfreich sein, um mögliche negative Auswirkungen von RTL-Änderungen auf die Leistung im Voraus aufzudecken.

Die sequentielle Optimierung von PowerPro basiert auf der patentierten Deep Sequential Analysis Engine von Siemens EDA, die eine Mehrzyklusanalyse für Register und Speicher durchführt, um die optimalen Aktivierungsbedingungen für Clock Gating und Memory-Gating zu finden. Die tiefgehende sequentielle Analyse ist eine Kombination aus einer Beobachtbarkeitsanalyse-Engine und einer Stabilitätsanalyse-Engine. Die Beobachtbarkeitsanalyse-Engine führt tiefgehende sequentielle Analysen für Logik durch, deren Ausgabe nicht beobachtbar ist. Stabilitätsbasierte Analysen führen jedoch tiefgehende sequentielle Analysen für Logik durch, deren Ausgabe stabil ist. Die tiefgreifende sequentielle Analyse durchläuft mehrere Zyklen, um eine Aktivierungsbedingung zu finden, die angewendet werden kann, um mehrere Register zu steuern und die von diesen Registern gesteuerte Datenpfadlogik abzuschalten, was zu erheblichen Gewinnen führt.

Zu den sequentiellen Optimierungstechniken von PowerPro gehören Clock Gating und Memory Gating. Vollständige Informationen für jede Aktivierungsbedingung werden bereitgestellt, einschließlich des Speichers oder der Kette von Registern, die es generiert, zusammen mit ihrer Quellreferenz, dem genauen Aktivierungsausdruck, der vom RTL-Designer implementiert werden muss, seiner Auswirkung in Bezug auf die Verbesserung der Taktgating-Effizienz, Leistungsreduzierung, Bereichsstrafe und Details zu den Signalen, die an der Aktivierungsbedingung beteiligt sind, wie ihre logische Tiefe, hierarchische Tiefe, Anzahl der Signale usw.