SoC-Designgrößen können heute leicht eine Milliarde Gates überschreiten. Eine vollständige Chip-Leistungsanalyse ist mit bestehenden Lösungen, die auf traditionellen Methoden der Leistungsanalyse basieren, nicht möglich. PowerPro ermöglicht die Leistungsanalyse für extrem große SoCs durch seinen einzigartigen Partitionierungsablauf, der den SoC entweder automatisch oder mithilfe von Benutzerunterstützung in mehrere kleinere Blöcke unterteilt und dann die Leistung für jede Partition unabhängig berechnet, während alle Einstellungen und Eingänge verwaltet werden, um kombinierte Leistungsberichte auf Chip-Ebene zu erstellen.
Automatische Design-PartitionierungIm automatischen Entwurfspartitionierungsablauf liest PowerPro das Design schnell ein und schlägt dann eine Partitionsstrategie vor, um den Ressourcenbedarf und die Betriebszeit zu optimieren. Der Ressourcenmanager von PowerPro kümmert sich automatisch um die Verwaltung von Partitionen, Einschränkungen, Entwurfserstellung, Verteilung der Schaltaktivität und Leistungsberechnung, ohne dass der Benutzer eingreifen muss, und liefert Leistungsberichte für den gesamten Chip.
Unterstützte EntwurfspartitionierungIm Assisted Design Partitioning Flow definiert der Benutzer die Partitionen auf der Grundlage ihrer Bottom-up-Implementierung. PowerPro nimmt die Benutzereingaben entgegen und kümmert sich dann automatisch um die Verwaltung von Partitionen, Einschränkungen, Designkompilierung, Verteilung der Schaltaktivität und Leistungsberechnung, ohne dass weitere Benutzereingriffe erforderlich sind, und liefert Leistungsberichte für den gesamten Chip.
