FPGA/PCB-co-design

Flowintegration

I/O-optimering er tæt integreret med Xpedition Enterprise designflow, der er tilgængelig på ethvert trin i projektet ved hjælp af en fane i Xpeditions skematiske designmiljø. Skematisk, PCB-layout og FPGA-databaser holdes synkroniseret gennem synkroniseringsassistent. Dette giver brugerne mulighed for bedre at kontrollere projektets designdataflow. Derudover kan skematiske brugere beslutte, hvornår FPGA-dataene (nye eller opdaterede) skal overføres til printkortdesignet. Inden placering eller routing startes på printkortet, tillader I/O-optimeren gulvplanlægning ved hjælp af Xpedition-projektdata i plantegningsvinduet for bedre indledende tildeling. Derefter kan resultaterne eksporteres til Xpeditions layoutmiljø. FPGA-dele administreres enten på projekt- eller virksomhedsbiblioteksniveau.

Signalgruppering

Signalgrupper kan let oprettes for at styre signalkompleksiteten af FPGA'er med højt pinantal og fremskynde pintildelingsprocessen. Hver gruppe kan definere grænsefladerne for bestemte hardwarefunktioner, der senere skal implementeres i FPGA. Disse grupper kan behandles som separate HDL-enheder i værktøjet. Signalgrupper kan enten oprettes manuelt gennem GUI eller ekstraheres fra en HDL-fil (Verilog eller VHDL).

Pin-partitionering

Ved at gruppere pins på tværs af FPGA's I/O-banker giver optimereren mere fleksibilitet i tildeling af stifter. Fordelene ved pin-partitionering inkluderer bedre PCB-forbindelsesplanlægning, tilpasset symbolgenerering og minimering af pin swap-reglerne inden for gruppen, hvilket fører til bedre kontrol med pinoptimering og forbedret netopdeling. Desuden kan signalgrupper tildeles en partition som en enkelt enhed, hvilket fjerner behovet for at opdele signalgrupper mellem I/O-banker. GUI gør styring af pinpartitioner i værktøjet intuitiv og enkel.

Signal- og pintildelinger

Manuelt tildeling af hundredvis af HDL-signaler til FPGA-stifter, mens du stadig nøje overholder FPGA-leverandørernes regler, er en udfordring for alle. For at imødegå dette giver I/O optimizer brugerne en intuitiv og GUI fyldt med nyttige funktioner. Disse spænder fra automatisk tildeling, overvågning af signalstandarder, tildeling ved simpelt træk og slip, understøttelse af operationer på sæt objekter og dynamisk filtrering. Disse gør tildeling af signalstift til en enkel operation. Hver ændring, der foretages i stifttildelingen, styres på tværs af FPGA-on-board-flowet og holdes konsistent, da optimereren er mellem FPGA- og PCB-strømmene og kommunikerer alle ændringer, der er foretaget på hver side.

Automatiseret artikelgenerering og symbolgenerering

Selve karakteren af FPGA-enheder kræver en anden tilgang til symbolgenereringsprocessen. FPGA-logik kan ændre sig flere gange i løbet af projektet, og symboler skal holdes i overensstemmelse med disse ændringer. Brugere har et sæt kraftfulde funktioner, der gør symboloprettelse let, hurtig og fejlfri, mens de stadig giver fuld kontrol over symboloprettelsesprocessen. Sammenlignet med manuel symboloprettelse reduceres tiden fra timer eller dage til minutter.

Gulvplanlægning

En vigtig fase af PCB-designflowet er komponentplaceringen og orienteringen på selve brætlayoutet. Gulvplanlægning kan udføres før og under PCB-layoutprocessen. Designere har den klare fordel, at de kan foretage ændringer i FPGA-stifttildeling lige fra projektets tidlige stadier.

Netlinjeudskillelse

• Signal-pin-tildelinger kan automatisk optimeres, mens der respekteres pin-specifikke regler og begrænsninger. Dette muliggør en meget effektiv netlinjeudskillelse, hvilket resulterer i:
• Reduceret antal lag
• Minimering af signalintegritetsproblemer
• Øgede timingbudgetter
• Minimering af sporlængde på printkortet
• Meget hurtigere rutetid for FPGA in situ på tavlen.

I/O-optimeren garanterer fejlfri udskiftning af stifter under signaltildelingsprocessen. Opklaring kan ske på Xpedition-layoutdataene eller meget tidligere under planlægningen. Derudover understøttes den fuldt ud mellem stifter, stifteslag, afslutning af spor og rutemål.

FPGA-multiinstans

I de fleste tilfælde vil den samme FPGA-enhed have forskellige logiske funktioner, der deles på tværs af projekter eller endda deles inden for et enkelt projekt. I/O-optimeren understøtter fuldt ud disse situationer, og dette gøres automatisk under projektudvikling. FPGA'er repræsenteret af forskellige funktionelle symboler i styklisterapporten vises sammen med leverandørens koder.

Multi-FPGA-optimering

Vellykket optimering af forbindelser mellem to eller flere FPGA-enheder er næsten umulig at udføre uden denne avancerede teknologi. Optimeringsalgoritmen evaluerer alle mulige forbindelseskombinationer for at nå frem til den optimale sammenkobling, hvilket minimerer netovergange, der opstår fra den indledende tildeling, hvilket muliggør højere ruteføringshastigheder. FPGA I/O-optimering inkluderer multi-FPGA optimering som standard.