Skip to main content
Denne side vises ved hjælp af automatiseret oversættelse. Vil du have den vist på engelsk i stedet?

Den bredeste standardstøtte

Et diagram, der viser forskellige SerDes-protokoller og deres applikationer i højhastighedsdataoverførsel.

HyperLynx understøtter over 250 forskellige protokoller og varianter fra Ethernet, Fiberkanal, HDMI, DIE, MYPI D-PHY, OIF-CEI, PCI-E og USB familier.

Serielle links skal være i overensstemmelse med kravene i tilknyttede standardspecifikationsdokumenter. Disse specifikationer indeholder krav til transmitterenheden (Tx) og IC-pakken, pin-to-pin systemniveauforbindelse og modtagerenheden (Rx) og IC-pakken. Disse dokumenter er lange (ofte hundreder af sider) og detaljerede. At forstå kun en standard fuldstændigt er en enorm opgave - men der er snesevis af dem med hundredvis af varianter.

Siemens-eksperter studerer hver af disse standarder for at oprette simuleringsopsætninger, der konfigurerer HyperLynx til at udføre det korrekte analyseflow og rapportere de målinger, der er knyttet til hver standardprotokol.

Hver analysetype specificeres via en indbygget konfigurationsfil, der automatisk indstiller kanalhastighed, modulation, stimuluskodning, analyseflow og metrisk rapportering til både Compliance Analysis og IBIS-AMI-simulering. Disse konfigurationsfiler kan kopieres og ændres ved hjælp af en indbygget editor, og nye konfigurationer kan tilføjes, når de er tilgængelige. HyperLynx indeholder også et sæt „generiske“ opsætninger, der er nyttige til hurtig hva-hvis-analyse og prototypestøtte til nye protokoller.

Integreret 3D EM modellering

Fuldbølget 3D-elektromagnetisk modellering af BGA- og konnektorudbrud via overgange og blokerende kondensatorer er afgørende for nøjagtig analyse af serielle links ved hastigheder over 5 GT/s. Uden nøjagtige 3D EM-modeller til disse områder kan margener på systemniveau ikke bestemmes nøjagtigt.

Den fulde ende til slutkanalmodel er konstrueret af en række forskellige elementer, der typisk inkluderer leverandørleverede S-parameterfiler (IC-pakker og stik), spormodeller inklusive overfladeruhedseffekter og S-parameterfiler fra 3D EM-løsere til at repræsentere PCB-udbrud, via og blokerende kondensatorstrukturer. Processen med at opdele routingen i sektioner og derefter opbygge den fulde sporingsmodel fra de tilknyttede modeller kaldes snit- og stingmodellering. Det er afgørende, at modeller for de enkelte sektioner er specificeret på en måde, der gør det muligt at kaskadere dem sammen uden at indføre fejl. HyperLynx automatiserer denne proces til at producere komplette topologimodeller til serielle links. Kanalmodellen oprettes baseret på viden om den protokol, der analyseres, så den overholder protokolkravene til modelopløsning og båndbredde.

Når du udtrækker en topologimodel til et serielt link, bruger HyperLynx først en integreret DRC-motor til at identificere områder, der kræver 3D-EM-modellering. Et område, der indeholder signalet og dets returvej, identificeres, derefter oprettes et tilsvarende 3D EM-løsningsprojekt. Denne analyse udføres på tværs af alle kanaler, der analyseres, og 3D-områderne sammenlignes, så identiske områder ikke løses to gange. De resulterende områder løses derefter automatisk, og komplette kanalende til slut-modeller oprettes til simulering og resultatbehandling. HyperLynx automatiserer hele denne proces - designeren specificerer signalerne af interesse og kriterier for at identificere et aggressorsignal - og HyperLynx gør resten. Denne proces giver fuld kanalmodelleringsnøjagtighed, der kan sammenlignes med modellering af hele kanalen i en 3D-løser, til en brøkdel af beregnings- og hukommelsesomkostningerne.

Elegant HyperLynx-teknologilogo med dynamiske linjer, der repræsenterer skalerbar digital ydeevne

For store designs med hundredvis af kanaler og tusindvis af områder skalerer HyperLynx 3D-løsningsydelsen ved at køre løsere parallelt over et LAN, enten ved at udnytte belastningsstyringsfaciliteter, der allerede er installeret på kundens websted, eller ved hjælp af sin egen interne Job Distribution-facilitet.

Overensstemmelsesanalyse af overholdelsesstandarder

Protocol Compliance Analysis undersøger sammenkoblingen pin-til-pin-systemniveau i et design for at sikre, at den opfylder kravene i den gældende protokolstandard. Det udnytter systemsammenkoblingskravene, der er offentliggjort som en del af selve standarden. Compliance Analysis er især nyttig, fordi de fleste systemdesignere bruger færdige IC'er; de opretter hverken de IC'er, de bruger, eller de tilknyttede IC-pakker. Compliance Analysis fokuserer på, hvad systemdesignere rent faktisk skaber: systemkort. Indtil nu var den eneste måde, hvorpå de fleste systemdesignere måtte validere deres arbejde, at køre en linksimulering ved hjælp af leverandørleverede komponentmodeller (IBIS-AMI). Dette tilføjer et lag af komplikationer, fordi IBIS-AMI-modeller ofte er svære at få og validere, og processen til at oprette simuleringer og fortolke resultater varierer ofte fra model til model.

En grafisk fremstilling af en overensstemmelsesprøvning for højhastighedsserielle datatransmissionssystemer.

Serielle linkstandarder specificerer detaljerede krav til systemsammenkobling, der kan verificeres analytisk. Da systemdesignere typisk er ansvarlige for designet af PCB-sammenkobling, der bruger færdige komponenter, giver det mening at analysere og optimere designet af systemsammenkoblingen alene. Det er præcis, hvad HyperLynx Compliance Analysis gør. Compliance Analysis fungerer, når leverandørmodeller (IBIS-AMI) ikke er tilgængelige, så det kan altid køres på et design. HyperLynx Compliance Analysis-flowet er det samme, uanset hvilken leverandørs komponenter der bruges, hvilket betyder, at det kan læres én gang og bruges på tværs af forskellige designs og komponentleverandører - i stedet for at ændre hver gang. HyperLynx-flowet er endda konstant på tværs af flere protokoller, i modsætning til andre standardbaserede teknikker, der varierer de anvendte værktøjer og analytisk metode fra protokol til protokol.

HyperLynx Compliance Analysis producerer en omfattende HTML-rapport, der viser, hvordan kanalegenskaber sammenlignes med tids- og frekvenskrav. Kanaldriftsmargener ved hjælp af en „spec“ Tx og Rx vises sammen med automatisk bestemte optimale equalizer-indstillinger, der bruges til at udføre analysen. Rapporten indeholder et væld af detaljerede data, der er nyttige til at bestemme, hvordan kanaldesignet kan forbedres.

Compliance Analysis er hurtigere og nemmere at køre end simulering med leverandørens IBIS-AMI-modeller. Hvis Compliance Analysis viser, at et design fungerer med spec-baserede Tx- og Rx-enheder, OG den faktiske komponentleverandørs enheder opfylder eller overgår standarden - skal det forventes, at det komplette system fungerer. IBIS-AMI-analyse anbefales stadig til designunderskrivelse, men Compliance Analysis er en ideel måde at screene og debugge design på, før du investerer den tid og kræfter, der kræves til fuld IBIS-AMI-simulering.

IBIS-AMI simulering

Simulering med leverandørleverede (IBIS-AMI) modeller er den mest nøjagtige form for seriel linkanalyse, fordi den modellerer de faktiske enheder og udligningsfunktioner, der vil blive brugt til Tx og Rx i et serielt link. Hvor de faktiske IC'er overstiger kravene i standarden, afspejles denne adfærd i en øget driftsmargin for linket. Da IBIS-AMI-modeller afspejler de faktiske udligningsfunktioner og indstillinger for de fysiske enheder, kan simulering bruges til at bestemme de udligningsindstillinger, der skal implementeres på systemniveau.

Denne øgede nøjagtighed har imidlertid en pris - den indsats, der kræves for at opnå og validere IBIS-AMI-modeller til brug, sammen med den ekstra indsats, der er nødvendig for at konfigurere simuleringer og fortolke simuleringsresultater. IBIS-AMI-modeller findes i 3 hovedvarianter, ofte kaldet statistiske (Init-only), Time-Domain (GetWave-only) og Dual (både Init og Getwave) modeller. Det betyder, at analysestrømme vil variere mellem forskellige kombinationer af modeller, fordi analysestrømme er drevet af de modeltyper, der bruges i simuleringen. Brug af IBIS-AMI-modeller effektivt kræver forståelse af de forskellige modeltyper og deres korrekte anvendelse; typisk en opgave for dedikerede simuleringsspecialister. Af denne grund anbefales det at udsætte ekspertisintensiv IBIS-AMI-simulering ved først at bruge Compliance Analysis til at identificere og løse så mange problemer som muligt. En yderligere fordel er, at kanalmodellerne, der er konstrueret til Compliance Analysis, kan genbruges direkte til IBIS-AMI-simulering, så alt det detaljerede kanalmodelleringsarbejde er allerede udført!

Person i sort skjorte står op ad en hvid væg med sort kant og holder en mørk genstand.
Oversigt

SERDES kanaludligning til serielle grænseflader

De nyere industristandard SerDes-protokoller såsom PCIe Gen6, USB4 og 100G per-lane Ethernet- og OIF/CEI-standarder tilbyder flere unikke udfordringer for printkortdesignere. Mens hastighederne omtrent fordobles for hver generation, forbliver det anvendte dielektriske materiale det samme på tværs af generationer. For at kompensere for det øgede tab ved højere datahastigheder anvendes komplekse udligningsteknikker.

SERDES whitepaper promo Seriel Signal Integrity

Resources