HyperLynx Signal Integrity

Signalintegritet måles traditionelt ved hjælp af et oscilloskop for at se bølgeformskarakteristik og kontrollere, at kravene er opfyldt. Andre instrumenter, der traditionelt bruges til at verificere signalintegritet, inkluderer vektornetværksanalysatorer (VNA) og tidsdomæne-reflektometre (TDR).

Generelt kan signalintegritet defineres som evnen til at opretholde kvaliteten af elektriske signaler under transmissionen i et kredsløb. HyperLynx Signalintegritet giver brugeren mulighed for at analysere kredsløb for problemer relateret til overskridelse, undershoot, ringetone og krydstale blandt andre. Ud over den generelle signalintegritet kan HyperLynx SI bruges til at analysere specifikke grænseflader såsom DDR og SerDes, som har defineret signalintegritet pass/fail-målinger.

HyperLynx inkluderer DDRx Batch-guiden til design og verifikation af DDRx-grænseflader. DDRx Batch-guiden er et altomfattende, JEDEC-baseret værktøj designet til at tage en bruger gennem hele processen med at simulere en DDRx-grænseflade og kan understøtte DDR-DDR5 og LPDDR - LPDDR5. DDRx Batch-guiden kan bruges i både før og efter layout, så grænseflader kan designes og verificeres. HyperLynx inkluderer JEDEC-baserede timingmodeller til DRAM-komponenterne og giver en generisk controller timing-model. Tilpasning af controller-timingmodellen er tilgængelig via brugen af guiden en controller timing model. Derudover giver HyperLynx dig generisk DDR5 IBIS-AMI-model til controlleren, DRAM og registerred clocking device (RCD). Disse modeller er teknologibaserede og kan bruges som et effektivt udgangspunkt, når leverandørmodeller ikke er tilgængelige.

Ja, HyperLynx inkluderer guiderne SerDes Compliance og SerDes Batch, der er specielt designet til at analysere højhastighedsserielle links. HyperLynx indeholder over 260 indbyggede protokoller, der giver brugeren mulighed for problemfrit at designe og verificere højhastigheds serielle kanaler. Guiden Compliance er designet til at analysere serielle links baseret på disse standardprotokoller uden leverandørspecifikke modeller. Guiden SerDes Batch er designet til at analysere serielle links ved hjælp af leverandørspecifikke IBIS-AMI-modeller. Både Compliance- og SerDes Batch-guiderne tilbyder omfattende rapportering med integrerede arbejdsgange mellem design og verifikation før og efter layout. Derudover kan 3D-områder for via strukturer detekteres og løses automatisk ved hjælp af den integrerede fuldbølge 3D-elektromagnetiske opløser, samtidig med at parallelisering gennem Job Distribution understøttes.

HyperLynx indeholder et generelt signal- og strømintegritetsværktøj til design og verifikation af elektroniske systemer. Refleksioner og krydstale simuleres let i HyperLynx interaktivt ved brug af et virtuelt oscilloskop eller i en batchtilstand, hvor brugeren kan drage fordel af at simulere flere net eller endda hele designet. Brugere kan udforske, hvordan elementer inklusive transmissionsledninger, vias, passive komponenter, drevstyrker, termineringsteknikker og stablingsvariationer påvirker refleksioner og krydstale.

IBIS-AMI står for Input/Output Buffer Information Specification - Algorithmic Modeling Interface. AMI er en udvidelse af IBIS-modelleringsformatet og bruges til at simulere opførslen af en enhed, såsom et SerDes-transceiverudligningskredsløb. HyperLynx understøtter IBIS-AMI-modeller til brug i guiden SerDes Batch og til DDR5 og Low-Power DDR5 (LPDDR5) simuleringer.

HyperLynx kan bruges til at udføre både design og verifikation af højhastighedsdesign. Prælayoutfasen betragtes ofte som design, hvorimod post-layout betragtes som verifikation. HyperLynx LineSIM giver brugeren mulighed for at designe grænseflader ved at udforske afvejninger med routingtopologier, drevstyrker og termineringsordninger blandt andre. Målet er, at præ-layout eller design er at udvikle regler og begrænsninger for at drive PCB-layout. HyperLynx BoardSim bruges til at kontrollere, at disse designbegrænsninger er blevet realiseret ved at verificere krav gennem et system med interaktiv simulering og guider.

Der er mange tankeskoler vedrørende signal- og effektintegritetssimuleringsmetoder. Siemens anbefaler den progressive verifikationsmetode. Progressiv verifikation er en metode, der sigter mod at fjerne de enkleste problemer hurtigt og effektivt ved hjælp af automatiseret designregelkontrol gennem HyperLynx DRC. Når enkle problemer er blevet identificeret og rettet, kan brugeren køre simuleringer ved hjælp af teknologibaserede modeller. Disse grundlæggende modeller identificerer ydeevne i forhold til standarder og gør det muligt for brugeren hurtigt at køre simuleringer for at identificere signaler, der kan kræve yderligere analyse. Det sidste trin er at køre analyse ved hjælp af leverandørspecifikke modeller. Disse modeller er de mest nøjagtige, men kræver også mest dygtighed og viden. Ved at anvende progressiv verifikation er flere ingeniører i stand til at køre analyser tidligt og ofte, hvilket ikke kun øger effektiviteten af designprocessen, men sparer de hårdeste problemer for eksperterne.