HyperLynx

Modellering og simulering bruges til at træffe designbeslutninger ved at udforske kredsløbs- og layouttopologier og deres adfærd. Simulering giver et „virtuelt breadboard“, hvor vi kan forbinde, hvad vi vil, og hvordan vi vil, for at se, hvordan det fungerer. Vi ændrer designet interaktivt og ændrer igen for at se effekten af designafvejninger. HyperLynx-simulering rapporterer vigtige designpræstationsmålinger, der kan sammenlignes med krævede værdier for at afgøre, om designet består eller mislykkes, og med hvor meget.

Designsimulering udføres før PCB-layout for at definere de fysiske designregler, der bruges til at placere og rute brættet. Når vores værktøjer bruges til printkortlayout, overføres designbegrænsninger defineret i HyperLynx automatisk videre til printkortlayoutet. Når præ-layoutdesignsimuleringer er afsluttet, etableres forventede værdier for designdriftsmarginer.

Når designet er komplekst og marginalerne er stramme, kan der være for mange mulige designafvejninger at udforske med interaktiv modellering og simulering. HyperLynx har flere automatiserede optimeringsmidler, der forbedrer designydelsen baseret på specifikke ydelsesmålinger. Forskellige metoder anvendes afhængigt af applikationen og størrelsen af det designrum, der skal udforskes. I enkle tilfælde er swept-parameteranalyse enkel at konfigurere og giver resultater, der er lette at fortolke. I mellemliggende tilfælde bruges ekspertbaserede algoritmer til at vælge designalternativer til udforskning baseret på applikationsspecifik viden. I de største, mest komplekse tilfælde anvendes reaktionsoverfladeteknikker med avancerede algoritmer, der automatisk styrer afvejningen mellem korrekt prøveudtagning af et stort designrum og nulstilling på områder med optimal ydeevne. Outputtet fra hver optimeringsproces er et forbedret sæt designparametre og regler, der kan køres ind i PCB-layout.

Verifikationsanalyse og simulering bruges til at sikre, at det færdige design er klar til det næste trin i designprocessen. HyperLynx udfører verifikation på både skematisk og PCB-layoutniveau:

• Skematisk verifikation sikrer, at det indfangede kredsløb er funktionelt og elektrisk korrekt. Der er ingen mening i at investere tid og kræfter i modellering og simulering, hvis komponenterne er forkert forbundet, signaler ikke afsluttes korrekt, eller enheder bruger inkompatible spændingsniveauer. Skematisk verifikation gør det muligt at identificere og rette disse (og mange andre) problemer på forhånd i designcyklussen.
• PCB-verifikation efter layout undersøger brættet, da det faktisk blev lagt ud for at sikre, at designreglerne blev fulgt korrekt, og at der ikke er nogen utilsigtede konsekvenser forbundet med det endelige layout. Designregler er ufuldkomne og er ofte umulige at følge nøjagtigt. HyperLynx bruger en unik „progressiv verifikation“ -metode til at udføre analyser i etaper, hver mere detaljeret og nøjagtig end den sidste. Dette unikke flow løser så mange potentielle designproblemer som muligt, så hurtigt som muligt, samtidig med at det kræver så lidt brugeranalysespecifik ekspertise som muligt.

Verifikationsanalyse behøver ikke vente, indtil skemaet eller tavlelayoutet er færdigt - faktisk, jo tidligere analyse udføres i designprocessen, jo bedre. Sektioner af designet kan verificeres og implementeres, så problemer kan identificeres og løses. At finde problemer tidligt betyder, at andre dele af designet ikke påvirkes, som det ofte er tilfældet, når analysen først udføres, når designet er afsluttet.

Ekspertreglbaseret verifikation erstatter traditionelle manuelle designgennemgange med automatiseret scanning af et design baseret på konfigurerbare regler. Dette identificerer mulige designproblemer hurtigt og præcist, selvom ikke alt, hvad der markeres af en regelbaseret scanner, vil være et problem; markerede elementer skal gennemgås og håndteres korrekt. Fordelene ved regelbaseret verifikation er, at analysen er hurtig, resultaterne peger på specifikke områder af designet, der skal gennemgås, og identifikationen af problemer sker meget tidligere og lettere end med modellering og simulering.

Skematisk verifikation

HyperLynx Schematic Analysis (HL-SA) sikrer, at skemaer er logisk og elektrisk korrekte lige foran i designcyklussen. Dette forhindrer fejl i at blive overført til simulering eller brætlayout, hvor det ville være vanskeligere at finde disse problemer og også kræve efterfølgende omarbejdning af designet.

PCB-layoutverifikation

HyperLynx DRC (HL-DRC) erstatter traditionel, fejltilbøjelig manuel visuel inspektion efter layoutet med hurtig, automatiseret analyse, der kan finde problemer relateret til analog, EMI, signal- og strømintegritet, emballering og overensstemmelsesbaserede elektriske sikkerhedsproblemer. HL-DRC opretter en detaljeret liste over de problemer, den finder, sammen med evnen til at vise hver enkelt og fremhæve problemområder grafisk.

HyperLynx AMS udvider standard SPICE-baseret kredsløbsanalyse til at omfatte modellering og simulering af elektromekaniske, termiske og andre domæner i den bredere systemkontekst. Drevet fra de samme skemaer, der bruges til PCB-layout og i stand til at inkludere virkningerne af PCB-layout i simuleringer, giver HyperLynx AMS et virtuelt miljø til kredsløbsdesign og analyse, der vil fremskynde din design- og verifikationsproces.

HyperLynx SI DDRx giver unik verifikation af fuld grænseflade for DDR-grænseflader ved at kombinere signalintegritetssimulering med timinganalyse for at kontrollere alle signalintegritetsbegrænsninger og timingforhold mellem signaler. HyperLynx udfører JEDEC-protokolbevidst, controller-specifik analyse og understøtter DRAM-teknologier inklusive DDR3/LPDDR3, DDR4/LPDDR4 og DDR5/LPDDR5.

HyperLynx SI GHz gør det muligt at verificere alle Serdes-baserede serielle links i dine designs ved at kombinere automatiseret layoutudtrækning og 3D EM-modellering med en automatiseret overensstemmelsesanalyseprotokol. HyperLynx kan udføre detaljeret protokolspecifik analyse for over 250 forskellige protokoller og varianter, hvilket giver den bredeste dækning af ethvert EDA-værktøj. Selvom dit design har hundredvis af serielle links, kan HyperLynx analysere dem alle og fortælle dig, hvilke der passerede, hvilke der mislykkedes, og med hvor meget.

Moderne design har brug for strøm - ofte masser af det ved meget lave spændinger. Høj effekt og lav spænding betyder, at impedansen i Power Delivery Network (PDN) skal være meget lav. HyperLynx analyserer opførslen af dit designs printkort ved både DC og AC for at sikre, at komponenter får den strøm, de har brug for, ved de spændinger, de har brug for, ved de frekvenser, de har brug for.

HyperLynx DC Drop analyserer steady-state strømstrøm for at sikre, at komponenter modtager tilstrækkelig spænding, og at strømmen i effektplaner og effektviaer ikke overstiger sikre niveauer. Overdreven strømtæthed kan overophede områder af brættet og forårsage kortfejl.

HyperLynx afkobling analyse sikrer, at transiente krav til yderligere strøm forårsaget af IC-skifteadfærd vil blive pålideligt opfyldt. Moderne PDN'er bruger et hierarki af afkoblingskapacitans til at servicere disse krav; komponentværdier, routing og placering er kritiske. HyperLynx modellerer den komplette PDN-struktur for at sikre, at komponenter får den strøm, de har brug for til at køre i fuld hastighed.

Z-planlægger Enterprise optimerer processen med at definere stablingskrav og dokumentere disse krav tidligt i designprocessen, hvilket sikrer, at simuleringer af signalintegritet før layout er baseret på de mest nøjagtige laminatdata, der er tilgængelige ved hjælp af en konsistent stackup-designmetode.

Z-planner Enterprise forbedrer stackup-designprocessen ved at levere en nøjagtig feltløser, et tabsplanlægningsmiljø og et komplet dielektriske materialebibliotek - alt sammen problemfrit forbundet i et intuitivt signalintegritetslayout. Dette giver brugerne mulighed for at modellere den mest nøjagtige stackup mulig fra starten. Model dobbeltsidet kobberruhed, beregne sporbredder baseret på materialeglasvævning og optimer sekventiel laminering.