Forbedre designtestbarheden, reducer antallet af mønstre og minimer forstyrrelser i RTL2GDSII-designstrømme med avancerede DFT-funktioner i Tessent RTL Pro. Rediger og skriv RTL, mens du bevarer udseendet og følelsen af det, der blev læst ind, for nem sammenligning af ændringer mellem før- og post-DFT-indsatte designs.
Byg videre på Tessents RTL-redigeringsfunktioner med RTL Pro, som gør det muligt for designere at udnytte førende værktøjer til at fortsætte deres shift-venstre-skub, hvilket gør det muligt at indsætte VersaPoint- og LBIST-OST-testpunkter i design-RTL.
Fortsæt med at bruge tredjeparts syntese- og verifikationsværktøjer til optimering af tilføjet DFT-logik under syntese, så kun scanningsindsættelse skal udføres på portniveau. Den indsatte logik er RTL; outputdesignet forbliver RTL.
Indsæt x-bounding og VersaPoint testpunktsteknologi i design-RTL for at forbedre dækningen og reducere antallet af mønstre.
Brug den samme RTL til syntese og verifikation for at forbedre ydeevnen og forkorte designtiden. Skrivning af testindsat RTL giver synteseværktøjer mulighed for at optimere DFT-logik. Verifikationsværktøjer fungerer hurtigere, når de bruges med RTL.
Automatiser analysen og indsættelsen af testpunkter, indpakningsceller og x-bounding logik tidligere i designflowet på RTL-niveau. Tessent RTL Pro håndterer komplekse Verilog- og SystemVerilog-konstruktioner og opretholder udseendet og følelsen af det originale RTL-design. Resulterende RTL-output forenkler strømmen af downstream-værktøjer, der gør det muligt for syntese at tage højde for den testlogik, der er tilføjet til designet.
Tessent RTL Pro bygger på Tessents markedsledende DFT-værktøjer ved at levere unik funktionalitet, der hjælper kunderne med at forkorte designbehandlingstiden og fremskynde time-to-market. Få mere at vide om, hvordan du gør det i denne hvidbog.
Missionskritiske applikationer inden for markeder som transport og medicinsk udstyr kræver højere samlet produktionstestkvalitet, men det betyder ofte flere testmønstre, datamængde og længere testtider.
At være konkurrencedygtig på nutidens halvledermarked betyder at vedtage integrerede, skalerbare og fleksible løsninger for at reducere DFT-implementeringstid, testomkostninger og time-to-market.
Implementeringen af de mest udfordrende DFT-opgaver forenkles af den gennemprøvede og bredt anvendte automatisering, der findes i Tessent-produkter. Dette whitepaper beskriver de grundlæggende komponenter i en RTL-baseret hierarkisk DFT-metode.
