Tessent DefectSim er en defekt simulator på transistorniveau til analoge, blandede signaler (AMS) og ikke-scannende digitale kredsløb. Det måler fejldækning og defekttolerance og er perfekt til både højvolumen og høj pålidelighed IC'er.
Forbedre AMS-sikkerhed, testkvalitet og tid. Tessent DefectSim erstatter manuel testdækningsvurdering i AMS-kredsløb og genererer objektive data til vejledning af forbedringer, der er nødvendige for at opfylde kvalitets- og funktionelle sikkerhedsstandarder og testdækningsmål.
DefectSIM er bygget på defektinjektionsteknikker på transistorniveau, der bruges i TestKompress Cell-Aware ATPG til scannbare digitale kredsløb, og er velegnet til industrielle kredsløbsblokke, der indeholder hundreder eller tusinder af transistorer.
Generer et resumé, der viser sandsynlighedsvægtet defektdækning, konfidensinterval og en matrix, der viser hver defekt, og om den blev opdaget af en svigtende testgrænse eller et digitalt output.
Reducer den samlede simuleringstid dramatisk sammenlignet med simulering af produktionstest og fladpakkede layoutnetlister i klassisk SPICE på parallelle CPU'er.
Vi evaluerede Tessent DefectSim på flere bil-IC'er og konkluderede, at det er en højautomatiseret og fleksibel løsning, der styrer forbedringer i test- og design-for-test-teknikker og giver os mulighed for målbart at forbedre defektdækningen af analoge tests.
Dyk ned i rollen som analog fejlsimulering af bilfunktionel sikkerhed og udforsk udfordringerne, applikationerne, fordelene og virkningen af analog fejlsimulering på chipdesign og overholdelse af sikkerhedsstandarder.
