Skip to main content
Denne side vises ved hjælp af automatiseret oversættelse. Vil du have den vist på engelsk i stedet?
En person står foran en stor skærm, der viser et farverigt abstrakt design.
Tessent Advanced DFT

Tessent BoundaryScan

Tessent BoundaryScan er en komplet løsning til automatiseret generering og integration af on-chip testinfrastruktur, grænsescanning og testadgangsport.

Hvorfor Tessent BoundaryScan?

Tessent BoundaryScan-logik kan tilgås gennem hele IC'ens levetid, herunder produktionstest på alle pakkeniveauer, siliciumfejlfinding og systemverifikation for at opdage fejl inden afsendelse, reducere feltsupportomkostninger og øge kundetilfredsheden.

Komplet grænsescanning og integration af TAP-controller

Genererer og integrerer automatisk RTL-kode til TAP-controlleren og grænsescanningscellerne i design-RTL. Genererer scripts til logisk syntese, simuleringstestbænke og testmønstre til fremstillingstest.

Understøtter flere formater

Tessent Boundary scan understøtter IEEE 1149.1 brugerdefinerede grænsescanningsceller og kontaktløs I/O-test og har mulighed for 1149.6-grænsescanningsstøtte.

IEEE 1687 IJTAG interoperabilitet

Forbinder automatisk IJTAG-netværk og instrumenter til den nyligt indsatte TAP-controller og genererer resulterende Instrument Connectivity Language-filer. I/O-test genereres i PDL-format (Procedural Description Language).

Spørg en ekspert - Mand og kvinde, der har en konsultation på et kontor.

Klar til at lære mere om Tessent?

Vi står klar til at besvare dine spørgsmål.

Få mere at vide