Skip to main content
Denne side vises ved hjælp af automatiseret oversættelse. Vil du have den vist på engelsk i stedet?
Et ikon med en blå vanddråbe og en hvid kontur af en bog.

Brugerdefineret IC-bekræftelsesblog

Læs det seneste i Custom IC Verification nyheder, begivenheder, og teknologi på vores blog.

Læs bloggen

Why Solido Design Environment

Solido Design Environment is a comprehensive simulation environment including artificial intelligence-enabled variation-aware design and verification.

It works on all types of designs, including standard cells, memories, custom analog/digital, and mixed-signal designs.

Nøglefunktioner

Solido Design Environment

Branchens førende AI-drevne designmiljø, konstrueret til de mest krævende brugerdefinerede IC-verifikationsudfordringer. Det leverer en silicium-gennemprøvet pakke af værktøjer til nominel, variationsbevidst og layout-bevidst analyse og verifikation, hvilket sikrer robust kredsløbsydelse, udbytte og pålidelighed.

Målebevidste parasitter og layoutanalyse

  • Statiske og dynamiske analyser til omfattende efterlayoutdækning
  • Identificerer modtagelige layoutelementer, der påvirker designmål
  • Sparer ugers layoutanalyse og fejlfindingstid
Solid Design-Miljø-1

Siliciumprøvet 3-6+ variationsbevidst verifikation

  • Størrelsesordener hurtigere udbytteverifikation for 3, 4, 5 og 6+ sigma
  • Brute-force nøjagtige resultater uden ekstrapolering eller antagelser
  • Selvverificeringsteknologi sikrer, at resultaterne er fuldt pålidelige, selv på komplekse testbænke
Solid-Design-Miljø-2

Fleksibelt og åbent miljø

• En løsning til nominel, variationsbevidst og layout-bevidst analyse og verifikation

•Understøtter tredjepartssimulatorer og designmiljøer for fuld fleksibilitet

• Modeller med flere anvendelser: GUI eller batchtilstand

Solid-Design-Miljø-3
Solido Design Environment

Kundetilbud

„Verifikationsnøjagtighed og leveringstid er nøglefaktorer i vores designflow, da vi skaber den næste generation af hukommelsesteknologi. Siemens' Solido Design Environment-software har leveret brute force-nøjagtig variationsanalyse kombineret med kraftfuld og brugervenlig designoptimering, hvilket har reduceret den tid, det tager for os at gå fra det oprindelige design til produktion betydeligt.“

Hr. Do Chang-Ho, SK hynix Inc

„Solido Design Environment-softwaren er et klart eksempel på, hvordan Siemens EDA lytter til deres brugere og udvikler løsninger, der giver brugerne mulighed for at opnå bedre resultater. Vores designere bruger Solido Design Environment-software som deres simuleringsmiljø, når de specialdesigner avancerede CMOS-billedsensorer med lav støj, høj opløsning og ultrahøj hastighed til en bred vifte af applikationer, herunder kinematografi, maskinsyn, bilindustrien, AR/VR og mere. Vi har haft en enestående oplevelse med løsningen på grund af dens produktivitetsfremmende designarbejdsgange, intuitive resultatvisualisering og fremragende brugersupport.“

Sam Bagwell, Silicium Force (AMETEK, Inc.)

Læs pressemeddelelse

“For STMicroelectronics’ non-volatile memory team, the ability to relate layout insight directly to electrical behavior is critical. Rather than discovering layout dependent effects late in the process, Solido Layout Analyzer brings this analysis earlier into the flow, improving design confidence and helping cut down the time we spend debugging complex design blocks by weeks. We are planning to test and validate the advantages in our on-going design activity.”

Gianbattista Lo Giudice, STMicroelectronics

Read Press Release