Arbejd mere effektivt, udvikl mere komplekse tests og arbejd på mere komplekse topologier, såsom multi-path, multi-link-løsninger. Få maksimal produktivitet og fleksibilitet til verifikation af design på blokniveau, delsystem og system-on-chip (SoC).
Vores omfattende verifikationsløsning har et avanceret UVM-miljø (Universal Verification Methodology), der inkorporerer begrænset tilfældig trafikgenerering, robuste pakker-, link- og fysiske lagkontroller og fejlinjektion, protokolkontrol og dækning, funktionel dækning, protokolanalysatorlignende funktioner til fejlfinding og ydelsesanalysemetrik.
Avery-compliance-testpakker (CTS) tilbyder effektiv kerne gennem tests på chip-niveau, herunder dem, der bruges i compliance-workshops samt udvidede tests udviklet af Avery til at dække specifikationsfunktionerne.
Leverancer
- CXL BFM'er
- Compliance-testpakker
- Brugervejledning